【技术实现步骤摘要】
SPST场效应管制备方法及SPST场效应管
[0001]本申请涉及半导体
,尤其涉及一种SPST场效应管制备方法及SPST场效应管。
技术介绍
[0002]相关技术中,常规场效应管的槽栅位置易出现高电场,在没有有效屏蔽的情况下栅氧化层容易被击穿,抗短路能力较差。
技术实现思路
[0003]本申请实施例的主要目的在于提出一种SPST场效应管制备方法,通过在槽栅的底部和侧壁注入比P
‑
well层掺杂浓度更高的P型杂质,形成P型屏蔽区保护槽栅,提高了场效应管的抗短路能力。
[0004]为实现上述目的,本申请实施例的第一方面提出了SPST场效应管制备方法,所述方法包括:
[0005]对样品的外延层注入P型杂质,形成P
‑
well层;
[0006]在所述P
‑
well层中注入N型杂质,形成N型源区;
[0007]在所述N型源区上进行沟槽蚀刻,形成栅极沟槽;其中,所述栅极沟槽的深度大于所述P
‑
well层的深度;
[0008]在所述栅极沟槽中注入P型杂质,形成P型屏蔽区;其中,所述P型屏蔽区包覆所述栅极沟槽的底部和所述栅极沟槽的侧壁,所述P型屏蔽区的掺杂浓度大于所述P
‑
well层的掺杂浓度;
[0009]在所述栅极沟槽中沉积栅氧化层和填充层,形成槽栅;
[0010]对所述样品进行后端工艺处理,得到SPST场效应管。
[0011]在一些实施例中,所述在所述
【技术保护点】
【技术特征摘要】
1.一种SPST场效应管制备方法,其特征在于,所述方法包括:对样品的外延层注入P型杂质,形成P
‑
well层;在所述P
‑
well层中注入N型杂质,形成N型源区;在所述N型源区上进行沟槽蚀刻,形成栅极沟槽;其中,所述栅极沟槽的深度大于所述P
‑
well层的深度;在所述栅极沟槽中注入P型杂质,形成P型屏蔽区;其中,所述P型屏蔽区包覆所述栅极沟槽的底部和所述栅极沟槽的侧壁,所述P型屏蔽区的掺杂浓度大于所述P
‑
well层的掺杂浓度;在所述栅极沟槽中沉积栅氧化层和填充层,形成槽栅;对所述样品进行后端工艺处理,得到SPST场效应管。2.根据权利要求1所述的方法,其特征在于,所述在所述P
‑
well层中注入N型杂质,形成N型源区的步骤,包括:在所述P
‑
well层上淀积一层硬掩膜,得到第一掩膜层;对所述第一掩膜层进行光刻,得到N型窗口:向所述N型窗口注入N型杂质,形成所述N型源区;采用腐蚀工艺去除所述第一掩膜层。3.根据权利要求1所述的方法,其特征在于,所述在所述N型源区上进行沟槽蚀刻,形成栅极沟槽的步骤,包括:在所述N型源区上沉积一层硬掩膜,得到第二硬掩膜;对所述第二硬掩膜进行光刻,得到沟槽窗口;基于所述沟槽窗口对所述N型源区进行沟槽蚀刻,形成所述栅极沟槽。4.根据权利要求3所述的方法,其特征在于,所述P型屏蔽区包括槽底屏蔽区和侧墙屏蔽区,所述槽底屏蔽区设置于所述栅极沟槽的底部,所述侧墙屏蔽区设置于所述栅极沟槽两侧的侧壁,所述侧墙屏蔽区连接所述槽底屏蔽区;所述在所述栅极沟槽中注入P型杂质,形成P型屏蔽区的步骤,包括:向所述沟槽窗口注入P型杂质,形成所述槽底屏蔽区;采用蚀刻工艺去除所述第二硬掩膜;在所述槽底屏蔽区和所述N型源区上沉积一层硬掩膜,得到第三硬掩膜;对所述第三硬掩膜进行光刻,得到侧墙窗口;基于所述侧墙窗口对所述P
‑
well层进行沟槽蚀刻,形成侧墙沟槽;其中,所述侧墙沟槽的深度大于或等于所...
【专利技术属性】
技术研发人员:张爱忠,
申请(专利权)人:深圳市至信微电子有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。