半导体结构和其制造方法技术

本文描述的一些实施方式提供一种半导体结构和其制造方法。半导体结构包括耦合至半导体结构的基板的第一端点，其中第一端点包括形成在基板上的穿隧层的第一部分和形成在穿隧层的第一部分上的第一栅极。半导体结构包括耦合至基板并且邻近于第一端点的第二端点，其中第二端点包括形成在基板上的穿隧层的第二部分、形成在穿隧层的第二部分上的第二栅极和形成在第二栅极的顶表面和侧表面上的介电质结构。半导体结构包括耦合至绝缘结构并且邻近于第二端点的第三端点，其中第三端点包括形成在绝缘结构上的第三栅极。绝缘结构上的第三栅极。绝缘结构上的第三栅极。

【技术实现步骤摘要】
半导体结构和其制造方法


[0001]本公开是关于半导体结构和其制造方法，且特别是关于包括穿隧层的半导体结构。

技术介绍

[0002]晶体管是电子装置中的半导体装置的常见类型，其可以增强及/或切换电子信号。晶体管可以配置多个端点(terminal)以接收一或多个施加电压。施加至与栅极相关的第一端点的电压可以控制横跨与源极电压相关的第二端点和与相关漏极电压的第三端点的电流。晶体管可以配置成根据施加至端点的不同电压组合执行不同的操作。例如，当不同的电压组合施加至晶体管的端点时，晶体管可以执行程序化操作(programming operation)、读取操作或抹除操作。

技术实现思路

[0003]根据本公开的一些实施例，一种半导体结构包括耦合至半导体结构的基板的第一端点，第一端点包括形成在基板上的穿隧层的第一部分以及形成在穿隧层的第一部分上的第一导电结构。半导体结构包括耦合至基板的第二端点，第二端点包括形成在基板上的穿隧层的第二部分、形成在穿隧层的第二部分上的第二导电结构，以及形成在第二导电结构上与在第一导电结构和第二导电结构之间的介电质结构。半导体结构包括耦合至半导体结构的绝缘结构的第三端点，第三端点包括形成在半导体结构的绝缘结构上的第三导电结构，其中介电质结构设置在第二导电结构和第三导电结构之间。
[0004]根据本公开的一些实施例，一种半导体结构包括耦合至半导体结构的基板的第一端点，第一端点包括形成在基板上的穿隧层的第一部分以及形成在穿隧层的第一部分上的第一栅极。半导体结构包括耦合至基板并且邻近于第一端点的第二端点，第二端点包括形成在基板上的穿隧层的第二部分、形成在穿隧层的第二部分上的第二栅极，以及形成在第二栅极的顶表面和侧表面上的介电质结构。半导体结构包括耦合至半导体结构的绝缘结构并且邻近于第二端点的第三端点，第三端点包括形成在绝缘结构上的第三栅极。半导体结构包括耦合至半导体结构的源极/漏极的第四端点。
[0005]根据本公开的一些实施例，一种制造半导体结构的方法包括沉积具有第一部分和第二部分的穿隧层在半导体结构的基板上、沉积第一导电结构在穿隧层的第一部分上、沉积介电质结构在第一导电结构的顶表面和侧表面上、沉积第二导电结构在穿隧层的第二部分上，其中介电质结构设置在第二导电结构的侧表面和第一导电结构的第一侧表面之间。方法包括沉积第三导电结构在半导体结构的绝缘结构上，其中介电质结构设置在第三导电结构的侧表面和第一导电结构的第二侧表面之间。
附图说明
[0006]当结合附图阅读时，从以下详细描述中可以最好地理解本公开的各方面。应注意，
根据工业中的标准方法，各种特征未按比例绘制。实际上，为了清楚地讨论，可任意增加或减少各种特征的尺寸。
[0007]图1是可以实施本文所述的系统及/或方法的示例环境的附图；
[0008]图2是本文所述的示例半导体结构的附图；
[0009]图3A至图3H是本文所述的示例实施方式的附图；
[0010]图4是本文所述的示例半导体结构的附图；
[0011]图5是图1的一或多个装置的示例组件的附图；
[0012]图6是关于形成本文所述的半导体结构的示例工艺流程图。
[0013]【符号说明】
[0014]100:环境
[0015]102,104,106,108,110:工具
[0016]200:半导体结构
[0017]202:基板
[0018]204:掺杂部分
[0019]206:轻掺杂漏极部分
[0020]208:源极/漏极
[0021]210:绝缘结构
[0022]212:穿隧层
[0023]214:导电结构
[0024]216:介电质结构
[0025]218,220:导电结构
[0026]222:间隔物
[0027]224,226:导电结构
[0028]228:端点
[0029]230,232:导电结构
[0030]234:端点
[0031]236,238:导电结构
[0032]240:端点
[0033]242,244:导电结构
[0034]246:端点
[0035]302:俯视图
[0036]304,306:截面图
[0037]308:沟槽隔离结构
[0038]400:半导体结构
[0039]402:俯视图
[0040]404,406:截面图
[0041]500:装置
[0042]510:总线
[0043]520:处理器
[0044]530:记忆体
[0045]540:存储组件
[0046]550:输入组件
[0047]560:输出组件
[0048]570:通讯组件
[0049]600:工艺
[0050]610,620,630,640,650:方框
[0051]X,Y:截面
具体实施方式
[0052]为了实现提及主题的不同特征，以下公开内容提供了许多不同的实施例或示例。以下描述组件、配置等的具体示例以简化本公开。当然，这些仅仅是示例，而不是限制性的。例如，在以下的描述中，在第二特征之上或上方形成第一特征可以包括第一特征和第二特征以直接接触形成的实施例，并且还可以包括在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可以不直接接触的实施例。另外，本公开可以在各种示例中重复参考数字和/或字母。此重复是为了简单和清楚的目的，并且本身并不表示所讨论的各种实施例和/或配置之间的关系。
[0053]此外，本文可以使用空间相对术语，诸如“在
…
下面”、“在
…
下方”、“下部”、“在
…
上面”、“上部”等，以便于描述一个元件或特征与如图所示的另一个元件或特征的关系。除了图中所示的取向之外，空间相对术语旨在包括使用或操作中的装置的不同取向。装置可以以其他方式定向(旋转90度或在其他方向上)，并且同样可以相应地解释在此使用的空间相对描述符号。
[0054]在一些例子中，半导体结构可以包括栅极结构，其包括在堆叠配置中的控制栅极和浮动栅极。基于堆叠配置的栅极结构，栅极结构可以延伸至半导体结构的基板上方相对高的高度(相对于另一个装置，例如设置在半导体结构的相同层级的逻辑装置)。相对高的栅极结构高度可能导致设置在栅极结构的顶表面和提供电压至栅极结构的电极之间的介电质结构劣化的可能性增加(例如，根据介电质结构的渐少的厚度)，这可能导致短路及/或半导体结构的其他失效。另外或替代而言，堆叠配置可能提供应力(stress)在栅极结构和半导体结构的基板之间的穿隧氧化物材料上。根据施加横跨穿隧氧化物材料的电压差执行半导体结构的各个晶体管操作(例如程序化、读取和抹除)，而基于各个晶体管操作可能造成应力。应力可能导致穿隧氧化物的劣化、横跨穿隧氧化物的短路及/或另一种半导本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：一第一端点耦合至该半导体结构的一基板，该第一端点包括：一穿隧层的一第一部分形成在该基板上；以及一第一导电结构形成在该穿隧层的该第一部分上；一第二端点耦合至该基板，该第二端点包括：该穿隧层的一第二部分形成在该基板上；一第二导电结构形成在该穿隧层的该第二部分上；以及一介电质结构形成在该第二导电结构上以及在该第一导电结构和该第二导电结构之间；以及一第三端点耦合至该半导体结构的一绝缘结构，该第三端点包括：一第三导电结构形成在该半导体结构的该绝缘结构上，其中该介电质结构设置在该第二导电结构和该第三导电结构之间。2.根据权利要求1所述的半导体结构，其特征在于，该绝缘结构配置成提供一电阻在该第三导电结构和该基板之间，该电阻大于该介电质结构所提供在该第二导电结构和该第三导电结构之间的一电阻。3.根据权利要求1所述的半导体结构，其特征在于，该第一导电结构、该第三导电结构和该介电质结构的一顶部延伸至相对于该半导体结构的该基板的一顶表面大约相同的高度。4.根据权利要求1所述的半导体结构，其特征在于，该第一导电结构至该半导体结构的一最近源极/漏极的一第一距离小于该第二导电结构至该半导体结构的该最近源极/漏极的一第二距离。5.一种半导体结构，其特征在于，包括：一第一端点耦合至该半导体结构的一基板，该第一端点包括：一穿隧层的一第一部分形成在该基板上；以及一第一栅极形成在该穿隧层的该第一部分上；一第二端点耦合至该基板并且邻近于该第一端点，该第二端点包括：该穿隧层的一第二部分形成在该基板上；一第二栅极形成在该穿隧层的该第二部分上；以及一介电质结构形成在该第二栅极的一顶表面和多个侧表面上；一第三端点耦合至该半导体结构的一绝缘结构并且邻近于该第二端点，该第三端点包括：一第三栅极形成在该绝缘结构上；以及一第四端点耦合至该半导体结构的一源极/漏极。6.根据权利要求5所述的半导体结构，其特征在于，该半导体结...

【专利技术属性】
技术研发人员：林玉珠，江文智，任啟中，苏明宏，苏美甄，李家纬，苏冠玮，盘家铭，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：