制造半导体元件的方法技术

在制造半导体元件的方法中，形成包括牺牲栅电极的牺牲栅极结构在基板上。形成第一介电层在牺牲栅极结构上。形成第二介电层在第一介电层上。平坦化并凹陷第二和第一介电层，并且牺牲栅极结构的上部暴露。形成第三介电层在暴露的牺牲栅极结构上和第一介电层上。形成第四介电层在第三介电层上。平坦化第四和第三介电层，并且牺牲栅电极暴露，并且部分第三介电层保留在凹陷的第一介电层上。凹陷第一介电层包括第一蚀刻操作和使用与第一蚀刻操作不同的蚀刻剂的第二蚀刻操作。蚀刻剂的第二蚀刻操作。蚀刻剂的第二蚀刻操作。

【技术实现步骤摘要】
制造半导体元件的方法


[0001]本揭示内容是关于一种制造半导体元件的方法。

技术介绍

[0002]随着半导体工业发展到纳米技术制程节点以追求更高的元件密度、更高的性能和更低的成本，来自制造和设计问题的挑战引发三维设计的发展，例如多栅极场效晶体管(field effect transistor；FET)，包括鳍式场效晶体管(FinFET)和栅极环绕(gate
‑
all
‑
around；GAA)场效晶体管。在FinFET中，栅电极与通道区域的三个侧表面相邻，栅介电层介于其间。FinFET的栅电极包括透过栅极置换技术形成的一或多层金属材料。

技术实现思路

[0003]本揭示内容提供一种制造半导体元件的方法，包含以下操作。形成牺牲栅极结构在基板上方，牺牲栅极结构包括牺牲栅电极。形成第一介电层在牺牲栅极结构上方。形成第二介电层在第一介电层上方。平坦化第二介电层和第一介电层。凹陷第二介电层和第一介电层，使得牺牲栅极结构的上部暴露，而牺牲栅极结构的下部嵌入第一介电层中。形成第三介电层在暴露的牺牲栅极结构上方和第一介电层上方。形成第四介电层在第三介电层上方。平坦化第四介电层和第三介电层，使得牺牲栅电极暴露并且部分的第三介电层保留在凹陷的第一介电层上，其中凹陷第一介电层包括第一蚀刻操作和使用与第一蚀刻操作不同的蚀刻剂的第二蚀刻操作。
[0004]本揭示内容提供一种制造半导体元件的方法，包含以下操作。形成多个牺牲栅极结构和第一介电层在基板上方，其中各个牺牲栅极结构包括牺牲栅电极，此些牺牲栅极结构嵌入第一介电层中，并且各个牺牲栅极结构的上表面自第一介电层暴露出。部分去除第一介电层。形成第二介电层在部分去除的第一介电层上方。自各个牺牲栅极结构去除牺牲栅电极，从而形成多个栅极空间。形成多个栅电极结构在此些栅极空间中，其中部分去除第一介电层之后，部分去除的第一介电层在相邻的两个牺牲栅极结构之间的峰谷距离为1nm至10nm。
[0005]本揭示内容提供一种制造半导体元件的方法，包含以下操作。形成多个牺牲栅极结构和第一介电层在基板上方，其中各个牺牲栅极结构包括牺牲栅电极、牺牲栅介电层、设置在牺牲栅电极的多个相对侧面上的多个第一栅极侧壁间隔物和设置在此些第一栅极侧壁间隔物上的多个第二栅极侧壁间隔物，此些牺牲栅极结构嵌入第一介电层中，并且各个牺牲栅极结构的上表面自第一介电层暴露出。部分去除第一介电层。形成第二介电层在部分去除的第一介电层上方。自各个牺牲栅极结构部分去除牺牲栅电极。部分去除此些第二栅极侧壁间隔物。完全去除剩余牺牲栅电极。去除牺牲栅介电层，从而形成栅极空间。形成栅电极结构在栅极空间中。
附图说明
[0006]当结合随附附图阅读时，从以下详细描述可很好地理解本揭示的态样。需注意的是，根据行业中的标准实务，各特征并未按比例绘制。事实上，出于论述清晰的目的，可任意增加或减少各特征的尺寸。
[0007]图1示出根据本揭示一实施例的制造半导体元件的循序制程的阶段之一；
[0008]图2示出根据本揭示一实施例的制造半导体元件的循序制程的阶段之一；
[0009]图3示出根据本揭示一实施例的制造半导体元件的循序制程的阶段之一；
[0010]图4示出根据本揭示一实施例的制造半导体元件的循序制程的阶段之一；
[0011]图5示出根据本揭示一实施例的制造半导体元件的循序制程的阶段之一；
[0012]图6示出根据本揭示一实施例的制造半导体元件的循序制程的阶段之一；
[0013]图7示出根据本揭示一实施例的制造半导体元件的循序制程的阶段之一；
[0014]图8示出根据本揭示一实施例的制造半导体元件的循序制程的阶段之一；
[0015]图9示出根据本揭示一实施例的制造半导体元件的循序制程的阶段之一；
[0016]图10示出根据本揭示一实施例的制造半导体元件的循序制程的阶段之一；
[0017]图11示出根据本揭示一实施例的制造半导体元件的循序制程的阶段之一；
[0018]图12示出根据本揭示一实施例的制造半导体元件的循序制程的阶段之一；
[0019]图13示出根据本揭示一实施例的制造半导体元件的循序制程的阶段之一；
[0020]图14示出根据本揭示一实施例的制造半导体元件的循序制程的阶段之一；
[0021]图15示出根据本揭示一实施例的制造半导体元件的循序制程的阶段之一；
[0022]图16示出根据本揭示一实施例的制造半导体元件的循序制程的阶段之一；
[0023]图17A、17B、17C及17D示出根据本揭示一实施例的制造半导体元件的循序制程的各个阶段；
[0024]图18A、18B、18C、18D及18E示出根据本揭示一实施例的制造半导体元件的循序制程的各个阶段；
[0025]图19A及19B示出根据本揭示一实施例的制造半导体元件的循序制程的阶段之一；
[0026]图20示出根据本揭示一实施例的制造半导体元件的循序制程的阶段之一；
[0027]图21A、21B及21C示出根据本揭示一实施例的制造半导体元件的循序制程的阶段之一；
[0028]图22A及22B示出根据本揭示一实施例的制造半导体元件的循序制程的阶段之一；
[0029]图23A及23B示出根据本揭示一实施例的制造半导体元件的循序制程的阶段之一；
[0030]图24A及24B示出根据本揭示一实施例的制造半导体元件的循序制程的阶段之一；
[0031]图25A及25B示出根据本揭示一实施例的制造半导体元件的循序制程的阶段之一；
[0032]图26A示出根据本揭示一实施例的制造半导体元件的循序制程的阶段之一；
[0033]图26B示出根据本揭示一实施例的附加蚀刻操作之前和之后的表面轮廓；
[0034]图27及28示出根据本揭示一实施例的制造半导体元件的循序制程的各个阶段；
[0035]图29A、29B、29C及29D示出根据本揭示一实施例的制造半导体元件的循序制程的各个阶段之一；
[0036]图30A、30B及30C示出根据本揭示一实施例的制造半导体元件的循序制程的各个阶段之一；
[0037]图31A、31B及31C示出根据本揭示一实施例的制造半导体元件的循序制程的各个阶段之一；
[0038]图32A、32B及32C示出根据本揭示一实施例的制造半导体元件的循序制程的各个阶段之一；
[0039]图33A、33B、33C及33D示出根据本揭示一实施例的制造半导体元件的循序制程的各个阶段；
[0040]图34及35示出根据本揭示一实施例的制造半导体元件的循序制程的各个阶段。
[0041]【符号说明】
[0042]10:基板
[0043]11:下部
[0044]12:掺杂剂
[0045]15:遮罩层
[0046]15A:第一遮罩层
[0047]15B:本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制造半导体元件的方法，其特征在于，包括：形成一牺牲栅极结构在一基板上方，该牺牲栅极结构包括一牺牲栅电极；形成一第一介电层在该牺牲栅极结构上方；形成一第二介电层在该第一介电层上方；平坦化该第二介电层和该第一介电层；凹陷该第一介电层，使得该牺牲栅极结构的一上部暴露，而该牺牲栅极结构的一下部嵌入该第一介电层中；形成一第三介电层在暴露的该牺牲栅极结构上方和该第一介电层上方；形成一第四介电层在该第三介电层上方；及平坦化该第四介电层和该第三介电层，使得该牺牲栅电极暴露并且部分的该第三介电层保留在凹陷的该第一介电层上，其中凹陷该第一介电层包括一第一蚀刻操作和使用与该第一蚀刻操作不同的一蚀刻剂的一第二蚀刻操作。2.如权利要求1所述的方法，其特征在于，该第一蚀刻操作为不使用电浆的一化学干蚀刻制程，而该第二蚀刻操作为一电浆干蚀刻制程。3.如权利要求1所述的方法，其特征在于，该第一介电层包括一基于氧化硅的材料，而该第二介电层包括不同于该第一介电层的一基于氮化硅的材料。4.如权利要求1所述的方法，其特征在于，该第三介电层包括一基于氮化硅的材料，而该第四介电层包括不同于该第三介电层的一基于氧化硅的材料。5.如权利要求1所述的方法，其特征在于，平坦化该第四介电层和该第三介电层包括：用于蚀刻该第四介电层的一第一化学机械抛光制程；用于蚀刻该第三介电层的一第二化学机械抛光制程，其当该牺牲栅电极暴露出时结束；及用于凹陷该第三介电层和该牺牲栅电极的一第三化学机械抛光制程。6.一种制造半导体元件的方法，其特征在于，包括：形成多个牺牲栅极结构和一第一介电层在一基板上方，其中各该牺牲栅极结构包括一牺牲栅电极，该些牺牲栅极结构嵌入该第一介电层中，并且各该牺...

【专利技术属性】
技术研发人员：萧旭明，王绅，徐功书，林纮平，王祥保，陈哲夫，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：