碳化硅平面MOSFET器件及其制造方法技术

本发明专利技术提供一种碳化硅平面MOSFET器件及其制造方法，在沟道电流仍平行于SiC晶体的(0001)晶面基础上设置一些浅沟槽来进一步有效使用SiC晶体的具有高沟道迁移率的晶面，例如晶面、晶面或晶面等，继而可以有效减少碳化硅平面MOS器件的沟道电阻。且源区、阱区和沟道的形成不需要添加额外的离子注入层(IMP layer)的保护，工艺简单。工艺简单。工艺简单。

【技术实现步骤摘要】
碳化硅平面MOSFET器件及其制造方法


[0001]本专利技术涉及半导体器件及其制造
，特别涉及一种碳化硅平面MOSFET器件及其制造方法。

技术介绍

[0002]碳化硅(SiC)MOSFET(Metal OxideSemicon ductor Field Effect Transistor，金属氧化物半导体场效应晶体管)器件具有开关速度快、导通电阻小等优势，且在较小的漂移层厚度可以实现较高的击穿电压水平，减小功率开关模块的体积，降低能耗，在功率开关、转换器等应用领域中优势明显。
[0003]SiC平面MOSFET器件因其工艺简单、单元的一致性较好、雪崩能量比较高等优点被广泛应用。但是如何进一步提高SiC平面MOSFET器件的性能，也成为本领域技术人员一直研究的热点问题之一。

技术实现思路

[0004]本专利技术的目的在于提供一种碳化硅平面MOSFET器件及其制造方法，能够提高SiC平面MOSFET器件的性能。
[0005]为实现上述目的，本专利技术提供一种碳化硅平面MOSFET器件，其包括：
[0006]第一导电类型的碳化硅漂移层，顶面为(0001)晶面；
[0007]栅氧化层和栅极，依次层叠在所述碳化硅漂移层的顶面上；
[0008]第二导电类型的阱区和第一导电类型的源区，所述阱区形成在所述栅极两侧的所述碳化硅漂移层的表层，所述源区形成在所述栅极两侧的阱区表层中；
[0009]至少一个沟槽，形成在所述栅极底部的所述碳化硅漂移层中，且向着所述栅极的两侧延伸到所述源区的边界和所述阱区的边界之间，所述沟槽的底部浅于所述阱区的底部，所述沟槽沿所述栅极宽度方向延伸的两个侧壁的表面均为沟道迁移率高于(0001)晶面的晶面；
[0010]其中，所述栅氧化层至少覆盖在所述沟槽的内表面上，所述栅极将所述沟槽掩埋在内。
[0011]可选地，所述沟道迁移率高于(0001)晶面的晶面包括晶面、晶面或晶面。
[0012]可选地，多个所述沟槽按照所述栅极的长度方向依次并排且间隔设置，且任意两个所述沟槽无连通或者至少两个沟槽在相应的区域中连通。
[0013]可选地，所述沟槽的底部深度小于所述源区的底部深度。
[0014]可选地，所述的碳化硅平面MOSFET器件还包括介质隔断结构，所述介质隔断结构形成在所述沟槽的部分区域中，所述栅氧化层覆盖所述介质隔断结构外围的所述沟槽的内表面，所述栅极还将所述介质隔断结构掩埋在内。
[0015]可选地，所述介质隔断结构的顶部高于所述沟槽外围的所述栅氧化层的顶部，所述栅极随形覆盖在所述介质隔断结构上而形成凸起部或者所述栅极具有平坦的顶部。
[0016]可选地，所述的碳化硅平面MOSFET器件还包括：
[0017]源极，形成在所述栅极两侧的碳化硅漂移层的(0001)晶面上且与所述源区电性连接；
[0018]第一导电类型的缓冲层，层叠在所述碳化硅漂移层的底面上；
[0019]第一导电类型的基底，层叠在所述缓冲层的底面上
[0020]漏极，层叠在所述基底的底面上。
[0021]基于同一专利技术构思，本专利技术还提供一种如本专利技术所述的碳化硅平面MOSFET器件的制造方法，其包括：
[0022]提供具有第一导电类型的碳化硅漂移层的衬底，所述碳化硅漂移层的顶面为(0001)晶面；
[0023]刻蚀待形成栅极的区域中的所述碳化硅漂移层的顶面，以形成至少一个沟槽，所述沟槽向着待形成的栅极的两侧延伸到源区的边界和阱区的边界之间，所述沟槽的底部浅于所述阱区的底部，所述沟槽沿所述待形成的栅极宽度方向延伸的两个侧壁的表面均为沟道迁移率高于(0001)晶面的晶面；
[0024]在所述碳化硅漂移层的顶面上依次形成栅氧化层和栅极，所述栅氧化层至少覆盖在所述沟槽的内表面上，所述栅极将所述沟槽掩埋在内。
[0025]可选地，在刻蚀待形成栅极的区域中的所述碳化硅漂移层的顶面以形成至少一个所述沟槽之前，先在所述碳化硅漂移层的顶面中形成第二导电类型的所述阱区和第一导电类型的所述源区，所述阱区形成在所述栅极两侧的所述碳化硅漂移层的顶面表层中，所述源区形成在所述栅极两侧的所述阱区的表层中；
[0026]或者，在形成至少一个所述沟槽之后且在形成所述栅极之前或之后，在所述碳化硅漂移层的顶面中形成所述阱区和所述源区。
[0027]可选地，所述衬底还包括依次层叠在所述碳化硅漂移层的底面上的第一导电类型的缓冲层和第一导电类型的基底，所述制造方法还包括：
[0028]在所述碳化硅漂移层的顶面上形成源极，所述源极与所述源区电性连接；
[0029]在所述基底的底面上形成漏极。
[0030]与现有技术相比，本专利技术的技术方案至少具有以下有益效果之一：
[0031]1、仍然保证器件为碳化硅平面MOSFET器件，以主要利用碳化硅晶体的(0001)晶面作为沟道，沟道电流仍平行于SiC的(0001)晶面在此基础上设置一些浅沟槽来进一步有效使用碳化硅晶体的具有高沟道迁移率的晶面，例如晶面、晶面或晶面等，继而可以有效减少碳化硅平面MOS器件的沟道电阻。
[0032]2、沟槽的底部深度浅于源区或阱区，不需要添加额外的离子注入层(IMP layer)的保护，工艺简单。
[0033]3、沟道电阻Ron或者Rsp减少的程度与沟槽的密度相关，对于1700V以下应用的平面MOSFET器件有益效果更为明显，例如本专利技术的方案，应用在750V碳化硅平面MOSFET器件中时，沟道电阻Ron或者Rsp可以被减少30％。
附图说明
[0034]本领域的普通技术人员将会理解，提供的附图用于更好地理解本专利技术，而不对本专利技术的范围构成任何限定。其中：
[0035]图1是一种现有的平面SiC MOSFET器件的俯视结构示意图。
[0036]图2是沿图1中的AA线的剖视结构示意图。
[0037]图3是SiC晶体的晶面示意图。
[0038]图4是SiC晶体的不同晶面的沟道偏移率(Channel Mobility)和栅极电压(Gate Voltage)之间的关系曲线示意图。
[0039]图5是本专利技术一实施例的碳化硅平面MOSFET器件的俯视结构示意图。
[0040]图6是沿图5中的AA
’
线的剖视结构示意图。
[0041]图7是沿图5中的BB
’
线的剖视结构示意图。
[0042]图8是沿图5中的CC
’
线的剖视结构示意图。
[0043]图9是本专利技术另一实施例的碳化硅平面MOSFET器件的剖视结构示意图。
[0044]图10是本专利技术又一实施例的碳化硅平面MOSFET器件的剖视结构示意图。
[0045]图11是本专利技术再一实施例的碳化硅平面MOSFET器件中的沟槽俯视结构示意图。
[0046]图12和图13是本专利技术其他实施例的碳化硅平面MOSFET器件的多级沟槽的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种碳化硅平面MOSFET器件，其特征在于，包括：第一导电类型的碳化硅漂移层，顶面为(0001)晶面；栅氧化层和栅极，依次层叠在所述碳化硅漂移层的顶面上；第二导电类型的阱区和第一导电类型的源区，所述阱区形成在所述栅极两侧的所述碳化硅漂移层的表层，所述源区形成在所述栅极两侧的阱区表层中；至少一个沟槽，形成在所述栅极底部的所述碳化硅漂移层中，且向着所述栅极的两侧延伸到所述源区的边界和所述阱区的边界之间，所述沟槽的底部浅于所述阱区的底部，所述沟槽沿所述栅极宽度方向延伸的两个侧壁的表面均为沟道迁移率高于(0001)晶面的晶面；其中，所述栅氧化层至少覆盖在所述沟槽的内表面上，所述栅极将所述沟槽掩埋在内。2.如权利要求1所述的碳化硅平面MOSFET器件，其特征在于，所述碳沟————道迁移率高于(0001)晶面的晶面包括(1120)晶面、(1100)晶面或(0338)晶面。3.如权利要求1所述的碳化硅平面MOSFET器件，其特征在于，多个所述沟槽按照所述栅极的长度方向依次并排且间隔设置，且任意两个所述沟槽无连通或者至少两个沟槽在相应的区域中连通。4.如权利要求1所述的碳化硅平面MOSFET器件，其特征在于，所述沟槽的底部深度小于所述源区的底部深度。5.如权利要求1所述的碳化硅平面MOSFET器件，其特征在于，还包括介质隔断结构，所述介质隔断结构形成在所述沟槽的部分区域中，所述栅氧化层覆盖所述介质隔断结构外围的所述沟槽的内表面，所述栅极还将所述介质隔断结构掩埋在内。6.如权利要求7所述的碳化硅平面MOSFET器件，其特征在于，所述介质隔断结构的顶部高于所述沟槽外围的所述栅氧化层的顶部，所述栅极随形覆盖在所述介质隔断结构上而形成凸起部或者所述栅极具有平坦的顶部。7.如权利要求1
‑
8中任一项所述的碳...

【专利技术属性】
技术研发人员：马跃，何云，
申请(专利权)人：中芯越州集成电路制造绍兴有限公司，
类型：发明
国别省市：