半导体结构的制备方法及半导体结构技术

本申请提供一种半导体结构制备方法，包括：形成沟槽于半导体衬底中；形成氧化层于半导体衬底的表面上以及沟槽的底部和侧壁；透过干法刻蚀部份刻蚀氧化层而形成氧化区，其中氧化区为阶梯状结构；部分刻蚀氧化区以暴露半导体衬底的边缘的表面，刻蚀后氧化区作为氧化隔离结构。透过半导体结构制备方法所制成的氧化隔离结构能适应纳米电子零件的隔离结构，而不会影响纳米电子零件的运作并减少有源区面积的应用。的应用。的应用。

【技术实现步骤摘要】
半导体结构的制备方法及半导体结构


[0001]本申请涉及半导体制造
，特别是涉及一种半导体结构制备方法及半导体结构。

技术介绍

[0002]硅局部氧化隔离(Local Oxidation of Silicon，简称LOCOS)结构是半导体器件制造中常用的隔离结构，其常作为保护栅极不被电流击穿、防止电子转移进入栅极以及防止相邻两个电子零件(例如场效应晶体管或双极性晶体管)之间的短路。其中，现有的LOCOS结构多为鸟嘴形状，虽然鸟嘴形状的LOCOS结构能有效防止栅极被电流击穿，但由于现在电子零件的尺度多为纳米，鸟嘴形状的LOCOS结构对于纳米电子零件来说过于庞大而影响纳米电子零件的阈值电压，如何改善鸟嘴形状的LOCOS结构逐渐变为一个重要议题。

技术实现思路

[0003]根据前述，本申请提供一种半导体结构制备方法及半导体结构，可解决鸟嘴形状的LOCOS结构对于纳米电子零件来说过于庞大等问题。
[0004]基于上述目的，本申请提供一种半导体结构制备方法，包括：形成沟槽于半导体衬底中；形成氧化层于半导体衬底的表面上以及沟槽本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制备方法，其特征在于，包括步骤：形成沟槽(T1)于半导体衬底(10)中；形成氧化层(OL1)于所述半导体衬底(10)的表面上以及所述沟槽(T1)的底部和侧壁；透过干法刻蚀部份刻蚀所述氧化层(OL1)而形成氧化区(OR1)，其中所述氧化区(OR1)为阶梯状结构；以及部分刻蚀所述氧化区(OR1)以暴露所述半导体衬底(10)的边缘的表面，刻蚀后所述氧化区(OR1)作为氧化隔离结构(20)。2.如权利要求1所述的半导体结构的制备方法，其特征在于，其中透过干法刻蚀部份刻蚀所述氧化层(OL1)而形成所述氧化区(OR1)的步骤包括：透过干法刻蚀部份刻蚀所述氧化层(OL1)，形成多层氧化子层，将所述多层氧化子层作为所述氧化区(OR1)。3.如权利要求2所述的半导体结构的制备方法，其特征在于，部分刻蚀所述氧化区(OR1)以暴露所述半导体衬底(10)的边缘的表面包括：透过干法刻蚀部份刻蚀所述多层氧化子层，以圆滑化所述多层氧化子层并减薄所述多层氧化子层中靠近所述半导体衬底(10)的表面的所述氧化子层；以及透过湿法刻蚀部份刻蚀所述多层氧化子层中靠近所述半导体衬底(10)的表面的所述氧化子层，以暴露所述半导体衬底(10)的边缘的表面。4.如权利要求2所述的半导体结构的制备方法，其特征在于，所述多层氧化子层投影于所述半导体衬底(10)的多个宽度彼此不同，所述多层氧化子层分别与所述半导体衬底(10)的表面之间的多个距离彼此不同。5.如权利要求1所述的半导体结构的制备方法，其特征在于，透过干法刻蚀部份刻蚀所述氧化层(OL1)而形成所述氧化区(OR1)的步骤包括：形成第一掩膜层(30)于所述氧化层(OL1)上；以所述第一掩膜层(30)为基准，部份刻蚀所述氧化层(OL1)，使所述氧化层(OL1)分为第一氧化子层(OSL1)和第二氧化子层(OSL2)并去除所述第一掩膜层(30)，其中所述第二氧化子层(OSL2)位于所述半导体衬底(10)的表面上，所述第一氧化子层(OSL1)位于所述第二氧化子层(OSL2)上；形成第二掩模层(40)于所述第一氧化子层(OSL1)上和部份所述第二氧化子层(OSL2)上，其中所述第二掩膜层(40)投影于所述半导体衬底(10)的宽度大于所述第一掩膜层(30)投影于所述半导体衬底(10)的宽度；以及以所述第二掩膜层(40)为基准，部份刻蚀所述第二氧化子层(OSL2)，形成第三氧化子层(OSL3)并去除所述第二掩膜层(40)，其中所述第二氧化子层(OSL2)位于所述第三...

【专利技术属性】
技术研发人员：沈志钦，
申请(专利权)人：杭州富芯半导体有限公司，
类型：发明
国别省市：