【技术实现步骤摘要】
电荷耦合场效应整流二极管及其制造方法
[0001]相关申请的交叉引用
[0002]本申请要求于2021年6月7日提交的美国临时专利申请第63/197,599号的优先权，其公开内容通过引用并入本文。
[0003]本专利技术总体上涉及电荷耦合集成电路器件，并且具体地涉及电荷耦合场效应整流二极管及其制造方法。
技术介绍
[0004]参考图1，图1示出了如美国专利申请公开第2020/0105946号(现为美国专利第11,239,376号)(通过引用并入本文)所教导的电荷耦合场效应整流二极管(FERD)器件10的实施例的横截面。器件10被形成在半导体衬底12(例如，硅)中和半导体衬底12上。衬底12具有前侧14和背侧16。衬底12提供场效应二极管10的阴极区，该阴极区包括用n型掺杂剂较重掺杂的第一掺杂区12a和用n型掺杂剂较轻掺杂的上覆的第二掺杂区12b。阴极金属层38在衬底12的背侧16之上延伸以提供到阴极区的金属连接。
[0005]多个沟槽18从前侧14沿深度方向延伸到衬底12中。沟槽18规则地间隔开并且在...
【技术保护点】
【技术特征摘要】
1.一种方法，包括：在半导体衬底中形成提供场效应整流二极管FERD的阴极区的沟槽；以第一绝缘层内衬所述沟槽；在所述第一绝缘层上沉积硬掩模层；执行由所述硬掩模层控制的蚀刻，以从所述沟槽的上部选择性地去除所述第一绝缘层的第一部分，同时在所述沟槽的下部中留下所述第一绝缘层的第二部分；从所述沟槽去除所述硬掩模层；以从所述第一绝缘层的所述第二部分延伸的第二绝缘层内衬所述沟槽的上部；其中所述沟槽中的开口包括：由所述第一绝缘层的所述第二部分在所述沟槽的所述下部中界定的下开口部分以及由所述第二绝缘层在所述沟槽的所述上部处界定的上开口部分；在所述沟槽中进行多晶硅材料的单次沉积以填充所述沟槽中的所述开口；其中填充所述开口的所述多晶硅材料在所述沟槽中形成单一导电结构，所述单一导电结构包括：通过第一绝缘层的所述第二部分与所述半导体衬底绝缘的所述FERD的场板以及通过所述第二绝缘层与所述半导体衬底绝缘的所述FERD的栅极；在所述半导体衬底中注入和激活第一类型掺杂剂以形成所述FERD的体区；以及在所述半导体衬底中注入和激活第二类型掺杂剂以形成所述FERD的源极区。2.根据权利要求1所述的方法，还包括：在所述半导体衬底的背侧之上形成阴极金属层，所述阴极金属层与所述阴极区电连接；以及在所述半导体衬底的前侧之上形成阳极金属层，所述阳极金属层与所述多晶硅材料和所述源极区两者电连接。3.根据权利要求2所述的方法，还包括将所述阳极金属层电连接到所述体区。4.根据权利要求3所述的方法，其中电连接包括注入和激活所述第一类型掺杂剂以在所述体区处形成体接触区。5.根据权利要求1所述的方法，其中沉积所述硬掩模层包括在所述第一绝缘层的表面上的所述沟槽中保形地沉积氮化物层。6.根据权利要求1所述的方法，还包括在沉积所述硬掩模层之后并且在执行所述蚀刻之前，用抗蚀剂材料填充所述沟槽的开口部分，所述开口部分在所述硬掩模层的沉积之后留在所述沟槽中。7.根据权利要求6所述的方法，其中从所述沟槽去除所述硬掩模层还包括从所述沟槽去除所述抗蚀剂材料。8.根据权利要求1所述的方法，还包括在在所述第一绝缘层上沉积所述硬掩模层之后，去除所述硬掩模层的一部分以暴露所述第一绝缘层的上端，并且其中执行所述蚀刻包括使所述沟槽的所述上部中的所述第一绝缘层从暴露的所述上端凹陷。9.一种使用根据权利要求1所述的方法制造的FERD器件。10.一种方法，包括：在半导体衬底中形成沟槽；以第一绝缘层内衬所述沟槽；
在所述沟槽中的所述第一绝缘层的表面上沉积硬掩模层；执行由所述硬掩模层控制的蚀刻，以从所述沟槽的上部选择性地去除所述第一绝缘层的第一部分，同时在所述沟槽的下部中留下第一绝缘层的第二部分；从所述沟槽去除所述硬掩模层；以从第一绝缘层的所述第二部分延伸的第二绝缘层内衬所述沟槽的上部；以及在所述沟槽中进行多晶硅材料的单次沉积以填充所述沟槽中的开口，所述开口具有由第一绝缘层的所述第二部分在所述沟槽的所...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。