半导体装置以及半导体装置的制造方法制造方法及图纸

本公开提供半导体装置以及半导体装置的制造方法。半导体装置具有基板、半导体层以及栅电极、源电极和漏电极，半导体层具有：电子渡越层，具备第一上表面；以及电子供给层，在电子供给层和电子渡越层形成有第一开口和第二开口，第一开口的底面和第二开口的底面位于比第一上表面向基板侧更深的位置，半导体层还具有第一源极区域、第二源极区域、第一漏极区域以及第二漏极区域，源电极设于第二源极区域之上，漏电极设于第二漏极区域之上，第二源极区域中的第一导电类型的杂质的浓度比第一源极区域中的第一导电类型的杂质的浓度低，第二漏极区域中的第一导电类型的杂质的浓度比第一漏极区域中的第一导电类型的杂质的浓度低。漏极区域中的第一导电类型的杂质的浓度低。漏极区域中的第一导电类型的杂质的浓度低。

【技术实现步骤摘要】
半导体装置以及半导体装置的制造方法


[0001]本公开涉及半导体装置以及半导体装置的制造方法。

技术介绍

[0002]关于高电子迁移率晶体管(high electron mobility transistor：HEMT)，提出了用于减小表示源电极和漏电极与二维电子气(two dimensional gas：2DEG)之间的合计的电阻分量的接触电阻的方法。在该方法中，在电子供给层和电子渡越层形成开口，在开口内利用金属有机气相沉积(metal organic chemical vapor deposition：MOCVD)法使以高浓度含有n型杂质的GaN(n
+
GaN)层再生长，在n
+
GaN层之上形成了源电极、漏电极。
[0003]现有技术文献
[0004]专利文献
[0005]专利文献1：美国专利第9515161号说明书
[0006]专利文献2：美国专利申请公开第US2008/0176366号说明书
[0007]在利用以往的方法形成了n
+
GaN层的情况下，生产能力(throughput)(连续地在多个晶片进行成膜的情况下的每单位时间的处理片数)的下降显著。

技术实现思路

[0008]本公开的目的在于提供能抑制生产能力的下降并且减小接触电阻的半导体装置以及半导体装置的制造方法。
[0009]本公开的半导体装置具有：基板，具备第一主面；半导体层，设于所述基板的所述第一主面之上；以及栅电极、源电极和漏电极，设于所述半导体层之上，所述半导体层具有：电子渡越层，设于所述基板的上方，具备第一上表面；以及电子供给层，设于所述电子渡越层的上方，在所述电子供给层和所述电子渡越层形成有第一开口和第二开口，所述第一开口的底面和所述第二开口的底面位于比所述第一上表面向所述基板侧更深的位置，所述半导体层还具有：第一源极区域，含有第一导电类型的杂质，设于所述第一开口的底面之上，具备第二上表面；第二源极区域，含有所述第一导电类型的杂质，设于所述第一源极区域的所述第二上表面之上；第一漏极区域，含有所述第一导电类型的杂质，设于所述第二开口的底面之上，具备第三上表面；以及第二漏极区域，含有所述第一导电类型的杂质，设于所述第一漏极区域的所述第三上表面之上，所述源电极设于所述第二源极区域之上，所述漏电极设于所述第二漏极区域之上，所述第二源极区域中的所述第一导电类型的杂质的浓度比所述第一源极区域中的所述第一导电类型的杂质的浓度低，所述第二漏极区域中的所述第一导电类型的杂质的浓度比所述第一漏极区域中的所述第一导电类型的杂质的浓度低。
[0010]专利技术效果
[0011]根据本公开，能抑制生产能力的下降并且减小接触电阻。
附图说明
[0012]图1是表示实施方式的半导体装置的剖视图。
[0013]图2是表示再生长中的n型杂质的浓度分布的一个例子的图。
[0014]图3是表示实施方式的半导体装置的制造方法的剖视图(其一)。
[0015]图4是表示实施方式的半导体装置的制造方法的剖视图(其二)。
[0016]图5是表示实施方式的半导体装置的制造方法的剖视图(其三)。
[0017]图6是表示实施方式的半导体装置的制造方法的剖视图(其四)。
[0018]图7是表示实施方式的半导体装置的制造方法的剖视图(其五)。
[0019]图8是表示实施方式的半导体装置的制造方法的剖视图(其六)。
[0020]图9是表示实施方式的半导体装置的制造方法的剖视图(其七)。
[0021]附图标记说明
[0022]10：基板
[0023]10A：第一主面
[0024]12：缓冲层
[0025]14：电子渡越层
[0026]14A：上表面
[0027]16：电子供给层
[0028]18：帽层
[0029]20：层叠结构
[0030]22、24：绝缘膜
[0031]30：第一开口
[0032]30B：底面
[0033]32：第一源极区域
[0034]32A：上表面
[0035]34：第二源极区域
[0036]36：源极再生长层
[0037]38：源电极
[0038]40：第二开口
[0039]40B：底面
[0040]42：第一漏极区域
[0041]42A：上表面
[0042]44：第二漏极区域
[0043]46：漏极再生长层
[0044]48：漏电极
[0045]50：第三开口
[0046]58：栅电极
[0047]62：第一半导体层
[0048]62A：上表面
[0049]64：第二半导体层
[0050]66：层叠体
[0051]100：半导体装置。
具体实施方式
[0052][本公开的实施方式的说明][0053]首先，列举本公开的实施方案来进行说明。
[0054]〔1〕本公开的一个方案的半导体装置具有：基板，具备第一主面；半导体层，设于所述基板的所述第一主面之上；以及栅电极、源电极和漏电极，设于所述半导体层之上，所述半导体层具有：电子渡越层，设于所述基板的上方，具备第一上表面；以及电子供给层，设于所述电子渡越层的上方，在所述电子供给层和所述电子渡越层形成有第一开口和第二开口，所述第一开口的底面和所述第二开口的底面位于比所述第一上表面向所述基板侧更深的位置，所述半导体层还具有：第一源极区域，含有第一导电类型的杂质，设于所述第一开口的底面之上，具备第二上表面；第二源极区域，含有所述第一导电类型的杂质，设于所述第一源极区域的所述第二上表面之上；第一漏极区域，含有所述第一导电类型的杂质，设于所述第二开口的底面之上，具备第三上表面；以及第二漏极区域，含有所述第一导电类型的杂质，设于所述第一漏极区域的所述第三上表面之上，所述源电极设于所述第二源极区域之上，所述漏电极设于所述第二漏极区域之上，所述第二源极区域中的所述第一导电类型的杂质的浓度比所述第一源极区域中的所述第一导电类型的杂质的浓度低，所述第二漏极区域中的所述第一导电类型的杂质的浓度比所述第一漏极区域中的所述第一导电类型的杂质的浓度低。
[0055]本申请专利技术人为了抑制生产能力的下降，对代替MOCVD法而利用溅射法来形成以高浓度含有杂质的层(以下，有时称为高浓度杂质层)进行了研究。其结果是，判明了能大幅地提高生产能力。另一方面，还判明了：在利用溅射法形成的高浓度杂质层之上形成了源电极和漏电极的情况下，与利用MOCVD法来形成的情况相比，接触电阻变高。因此，本申请专利技术人为了查明其原因而进行了研究。其结果是，可知：在利用溅射法使高浓度杂质层生长的情况下，随着生长后的降温，杂质在高浓度杂质层的表面析出，在高浓度杂质层的表面生成了杂质的氮化合物。就是说，可知在溅射法中使用的氮(N)自由基与所析出的杂质发本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，具有：基板，具备第一主面；半导体层，设于所述基板的所述第一主面之上；以及栅电极、源电极和漏电极，设于所述半导体层之上，所述半导体层具有：电子渡越层，设于所述基板的上方，具备第一上表面；以及电子供给层，设于所述电子渡越层的上方，在所述电子供给层和所述电子渡越层形成有第一开口和第二开口，所述第一开口的底面和所述第二开口的底面位于比所述第一上表面向所述基板侧更深的位置，所述半导体层还具有：第一源极区域，含有第一导电类型的杂质，设于所述第一开口的底面之上，具备第二上表面；第二源极区域，含有所述第一导电类型的杂质，设于所述第一源极区域的所述第二上表面之上；第一漏极区域，含有所述第一导电类型的杂质，设于所述第二开口的底面之上，具备第三上表面；以及第二漏极区域，含有所述第一导电类型的杂质，设于所述第一漏极区域的所述第三上表面之上，所述源电极设于所述第二源极区域之上，所述漏电极设于所述第二漏极区域之上，所述第二源极区域中的所述第一导电类型的杂质的浓度比所述第一源极区域中的所述第一导电类型的杂质的浓度低，所述第二漏极区域中的所述第一导电类型的杂质的浓度比所述第一漏极区域中的所述第一导电类型的杂质的浓度低。2.根据权利要求1所述的半导体装置，其中，所述电子供给层以比所述第一源极区域、所述第二源极区域、所述第一漏极区域以及所述第二漏极区域低的浓度含有所述第一导电类型的杂质。3.根据权利要求1或2所述的半导体装置，其中，所述第二源极区域比所述第一源极区域薄，所述第二漏极区域比所述第一漏极区域薄。4.根据权利要求1至3中任一项所述的半导体装置，其中，所述第一源极区域和所述第一漏极区域以25℃下的固溶限度的90％以上的浓度含有所述第一导电类型的杂质。5.根据权利要求1至4中任一项所述的半导体装置，其中，在所述第一源极区域的厚度方向上的下侧的90％的范围内，所述第一导电类型的杂质的浓度的最大值为最小值的1.1倍以下，在所述第一漏极区域的厚度方向上的下侧的90％的范围内，所述第一导电类型的杂质的浓度的最大值为最小值的1.1倍以下。6.根据权利要求1至5中任一项所述的半导体装置，其中，
在所述第二源极区域的厚度方向上的上侧的90％的范围内，所述第一导电类型的杂质的浓度的最大值为最小值的1.1倍以下，在所述第二漏极区域的厚度方向上的上侧的90％的范围内，所述第一导电类型的杂质的浓度的最大值为最小值的1.1倍以下。7.根据权利要求1至6中任一项所述的半导体装置，其中，所述第一源极区域、所述第二源极区域、所述第一漏极区域以及所述第二漏极区域各自的所述第一导电类型的杂质的浓度为1
×
10
19
cm
－3
以上。8.根据权利要求1至7中任一项所述的半导体装置，其中，所述第二源极区域中的所述第一导电类型的杂质的浓度为所述第一源极区域中的所述第一导电类型的杂质的浓度的0.8倍以下，所述第二漏极区域中的所述第一导电类型的杂质的浓度为所述第一漏极区域中的所述第一导电类型的杂质的浓度的0.8倍以下。9.一种半导体装置，具有：基板，具备第一主面；半导体层，设于所述基板的所述第一主面之上；以及栅电极、源电极和漏电极，设于所述半导体层之上，所述半导体层具有：电子渡...

【专利技术属性】
技术研发人员：高山大希，
申请(专利权)人：住友电气工业株式会社，
类型：发明
国别省市：