陶瓷电子器件制造技术

本申请提供一种陶瓷电子器件，该陶瓷电子器件包括其中层叠有多个电介质层和多个内部电极层的层叠芯片。多个内部电极层包括Au。多个内部电极层中的每一层包括含Au层，该含Au层位于多个内部电极层中的每一层与紧靠多个内部电极层中的每一层的电介质层之间的界面上，该含Au层的Au相对于所有检测到的元素的浓度为5at％以上。多个内部电极层中的每一层的厚度为T nm，含Au层的厚度为t nm，多个内部电极层中的每一层整体中Au相对于Ni和Au的总量的浓度为C at％时，满足关系C≤500

【技术实现步骤摘要】
陶瓷电子器件


[0001]本专利技术的某一方面涉及一种陶瓷电子器件。

技术介绍

[0002]电子器件的尺寸正在缩小。因此，要求缩小电子器件上安装的陶瓷电子器件例如层叠陶瓷电容器的尺寸。增大作为基本特性的容量的方法有以下三种：(1)增大电介质层的介电常数；(2)增大用于调节容量的区域；和(3)减小电介质层的厚度。在介电常数和器件尺寸确定的情况下，当电介质层薄时，每单个电介质层的容量变大。在这种情况下，当电介质层和内部电极层薄时，每个厚度单位的层叠的层数变大。因此，这种结构具有优势。

技术实现思路

[0003]根据本专利技术的一方面，提供一种陶瓷电子器件，包括：层叠芯片，其中层叠有多个电介质层和多个内部电极层，多个电介质层的主要成分是陶瓷，其中多个内部电极层的主要成分是Ni，其中多个内部电极层包括Au，其中多个内部电极层中的每一层包括含Au层，该含Au层位于多个内部电极层中的每一层与紧靠多个内部电极层中的每一层的电介质层之间的界面上，上述含Au层的Au相对于所有检测到的元素的浓度为5at％以上，并且其中多个内部电极层中的每一层的厚度为T nm，含Au层的厚度为t nm，并且多个内部电极层中的每一层整体中Au相对于Ni和Au的总量的浓度为C at％时，满足关系C≤500
×
t/T。
[0004]根据本专利技术的另一方面，提供一种陶瓷电子器件，包括：层叠芯片，其中层叠有多个电介质层和多个内部电极层，多个电介质层的主要成分是陶瓷，其中多个内部电极层的主要成分是Ni，其中多个内部电极层包括Au，其中多个内部电极层中的每一层包括含Au层，该含Au层位于多个电解质层中的每一层与多个内部电极层中的每一层之间的界面上，上述含Au层的Au相对于所有检测到的元素的浓度为5at％以上，并且其中在多个内部电极层中的每一层中，含Au层整体中Au相对于所有检测到的元素的浓度与含Au层以外的部分整体中Au相对于所有检测到的元素的浓度之间的差为0.5at％以上。
附图说明
[0005]图1示出层叠陶瓷电容器的透视图，其中示出层叠陶瓷电容器的一部分的剖面；
[0006]图2示出沿图1的A
‑
A线截取的剖视图；
[0007]图3示出沿图1的B
‑
B线截取的剖视图；
[0008]图4示出内部电极层的细节；
[0009]图5A和图5B示出Au浓度的测量方法；
[0010]图6示出层叠陶瓷电容器的制造方法；
[0011]图7A和图7B示出层叠工序；
[0012]图8示出Ni和Au扩散至电介质层中的实验结果；
[0013]图9A至图9C示出含Au层的形成机理；
[0014]图10示出形成内部电极层的另一示例；
[0015]图11示出观察实施例2的样本的内部电极层的最外表面得到的TEM图像；
[0016]图12示出图11的图像的元素分布映射图；
[0017]图13示出夹在实施例2的样本的Ni层和电介质层之间的界面范围内的各个元素的分析结果；
[0018]图14示出图13中的曲线横轴范围放大、仅提取Au信号的结果；
[0019]图15示出指示HALT测试结果的Weibull曲线。
具体实施方式
[0020]对于相同的使用电压来说，当电介质层的厚度减小时，施加于电介质层的电场强度变大。因此，绝缘可靠性会降低。为了确保厚度薄的电介质层具有绝缘可靠性，已提出向陶瓷材料和用于内部电极层的导电金属膏中添加相对于电介质层的润湿性差的贵金属，所添加的金属的薄层在内部电极层和电介质层之间的界面上形成(例如，见日本专利申请公开第2003
‑
007562号)。
[0021]当内部电极层薄时，内部电极层会易于在烧制工序中破裂。在这种情况下，形成有对容量没有贡献的额外的部分。为了确保薄的内部电极层的连续性，已提出向内部电极膏剂中添加另一种金属，所添加的金属在烧制后覆盖内部电极和共材的外周(例如，参见日本专利申请公开第2019
‑
176117号)。
[0022]然而，在上述专利文献的技术中，Au的添加量变大。当Au的量大时，会加速内部电极层的破裂。
[0023]现将参考附图给出对实施方式的说明。
[0024](实施方式)图1示出根据一实施方式的层叠陶瓷电容器100的透视图，其中示出层叠陶瓷电容器100的一部分的剖面。图2示出沿图1的A
‑
A线截取的剖视图。图3示出沿图1的B
‑
B线截取的剖视图。如图1至图3所示，层叠陶瓷电容器100包括：具有长方体形状的层叠芯片10；和分别设置在层叠芯片10的彼此相对的两个端面(end face)上的一对外部电极20a和20b。在层叠芯片10的两个端面以外的四个面中，将层叠芯片10在层叠方向上的顶面和底面以外的两个面称作侧面(side face)。外部电极20a和20b延伸到层叠芯片10的顶面、底面和两个侧面。但是，外部电极20a和20b彼此间隔开。
[0025]层叠芯片10具有被设计成具有交替地层叠的电介质层11和内部电极层12的结构。电介质层11包括充当电介质材料的陶瓷材料。内部电极层12包括贱金属材料。内部电极层12的端缘(end edge)交替地露出于层叠芯片10的第一端面和层叠芯片10的不同于第一端面的第二端面。在该实施方式中，第一端面与该第二端面相对。外部电极20a设置在第一端面上。外部电极20b设置在第二端面上。由此，内部电极层12交替地导通至外部电极20a和外部电极20b。由此，层叠陶瓷电容器100具有如下结构：其中层叠有多个电介质层11，每两个电介质层11夹着内部电极层12。在电介质层11和内部电极层12的层叠结构中，内部电极层12中的两层位于层叠方向上的最外层。作为内部电极层12的层叠结构的上部面和下部面被覆盖层13所覆盖。覆盖层13的主要成分是陶瓷材料。例如，覆盖层13的主要成分与电介质层11的主要成分相同。
[0026]例如，层叠陶瓷电容器100可以为长度0.25mm，宽度0.125mm和高度0.125mm。层叠
陶瓷电容器100可以为长度0.4mm，宽度0.2mm和高度0.2mm。层叠陶瓷电容器100可以为长度0.6mm，宽度0.3mm和高度0.3mm。层叠陶瓷电容器100可以为长度1.0mm，宽度0.5mm和高度0.5mm。层叠陶瓷电容器100可以为长度3.2mm，宽度1.6mm和高度1.6mm。层叠陶瓷电容器100可以为长度4.5mm，宽度3.2mm和高度2.5mm。但是，层叠陶瓷电容器100的尺寸不受限制。
[0027]电介质层11的主要成分是由通式ABO3表示的具有钙钛矿结构的陶瓷材料。钙钛矿结构包括具有非化学计量组成的ABO3‑
α
。例如，陶瓷材料为例如具有钙钛矿结构的BaTiO3(钛酸钡)、CaZrO3(锆酸钙)、CaTiO3(钛酸钙)、SrTiO3(钛酸锶)、Ba1‑
x
‑...

【技术保护点】

【技术特征摘要】
1.一种陶瓷电子器件，包括：层叠芯片，其中层叠有多个电介质层和多个内部电极层，所述多个电介质层的主要成分是陶瓷，其中所述多个内部电极层的主要成分是Ni，其中所述多个内部电极层包括Au，其中所述多个内部电极层中的每一层包括含Au层，所述含Au层位于所述多个内部电极层中的每一层与紧靠所述多个内部电极层中的每一层的电介质层之间的界面上，所述含Au层的Au相对于所有检测到的元素的浓度为5at％以上，并且其中所述多个内部电极层中的每一层的厚度为T nm，所述含Au层的厚度为t nm，并且所述多个内部电极层中的每一层整体中Au相对于Ni和Au的总量的浓度为C at％时，满足关系C≤500
×
t/T。2.根据权利要求1所述的陶瓷电子器件，其中，所述厚度t nm为1nm以下。3.根据权利要求1或2所述的陶瓷电子器件，其中，所述含Au层整体中Au相对于所有检测到的元素的浓度为5at％以上且15at％以下。4.根据权利要求1～3中任一项所述的陶瓷电子器件，其中所述电介质层中的每一层在所述内部电极层中的每一层一侧上的表面部分中Ni浓度高于Au浓度。5.根据权利要求1～4中任一项所述的陶瓷电子器件，其中所述内部电极层中的每一层整体中Au相对于Ni和Au的总量的浓度为20at％以下。6.根据权利要求1～5中任一项所述的陶瓷电子器件，其中所述内部电极层在所述含Au层以外的部分中Au相对于Ni和Au的总量的浓度...

【专利技术属性】
技术研发人员：增田秀俊，龙穣，渥美照夫，
申请(专利权)人：太阳诱电株式会社，
类型：发明
国别省市：