集成电路及标准单元制造技术

本公开涉及集成电路及标准单元，集成电路包括：绝缘体上硅衬底；至少一个第一标准单元，由两个第二标准单元框定，该三个单元被彼此相邻设置，每个单元包括：位于绝缘体上硅衬底中和上的至少一个NMOS晶体管和至少一个PMOS晶体管，第一标准单元的至少一个PMOS晶体管具有包括硅和锗的沟道，每个第二标准单元的至少一个PMOS晶体管具有硅沟道，每个第二标准单元的至少一个PMOS晶体管的阈值电压与第一标准单元的至少一个PMOS晶体管的阈值电压在绝对值上不同。本公开可以解决集成电路中的表面拥挤问题。问题。问题。

【技术实现步骤摘要】
集成电路及标准单元


[0001]本公开的实施方式和实施例涉及微电子领域，具体是集成电路，并且更具体是标准单元，诸如那些用于集成电路的数字逻辑电路的设计的标准单元。

技术介绍

[0002]在(例如，在绝缘体上硅(SOI)类型衬底上生成的)集成电路中使用的晶体管之中，使用以下晶体管可能很有用：
[0003]‑
低电压阈值晶体管(低VT：电压阈值Voltage Threshold)，具有例如绝对值约为0.25伏特的阈值电压，
[0004]‑
常规电压阈值晶体管(RVT：常规电压阈值Regular Voltage Threshold)，具有例如绝对值约为0.35伏特的阈值电压，以及
[0005]‑
高电压阈值(HVT)晶体管，通常具有绝对值约为0.45伏特的阈值电压。
[0006]这些低电压阈值、常规电压阈值和高电压阈值的概念是本领域技术人员已知的并且取决于技术节点的值，并且上面指出的数值是针对小于90nm大约10％的技术节点而给出的。
[0007]低电压阈值和常规电压阈值晶体管，特别是当它们包括SiGe沟道时，也就是说包括硅和锗时，特别被用于关键路径的生产，因为它们具有高速和良好的电流性能，也就是说，具有通常大于500微安/微米的处于导通状态的电流(离子电流)。
[0008]另一方面，这样的晶体管具有显著的泄漏，也就是说，在晶体管的关断状态下具有相对高的电流Ioff，通常约为1毫微安/微米到20或30毫微安/微米。
[0009]此外，使用硅沟道高电压阈值晶体管是有趣的，因为它们具有低泄漏电流，通常约为0.05毫微安/微米。
[0010]目前，人们可以在相同技术平台上找到仅使用SiGe沟道晶体管的集成电路或集成电路的部分以及仅使用硅沟道晶体管(诸如高电压阈值晶体管)的其他集成电路或相同集成电路的其他部分。
[0011]然而，这样的布置会消耗空间。
[0012]因此，需要能够在单个集成电路内对低电压阈值和常规电压阈值类型的硅锗沟道晶体管与高电压阈值类型的硅沟道晶体管进行组合。

技术实现思路

[0013]本技术的各个实施例用于解决现有技术中存在的技术问题。
[0014]本公开提供了一种集成电路，包括：绝缘体上硅衬底；至少一个第一标准单元，由两个第二标准单元框定，该三个单元被彼此相邻设置，每个单元包括：位于绝缘体上硅衬底中和上的至少一个NMOS晶体管和至少一个PMOS晶体管，第一标准单元的至少一个PMOS晶体管具有包括硅和锗的沟道，每个第二标准单元的至少一个PMOS晶体管具有硅沟道，每个第二标准单元的至少一个PMOS晶体管的阈值电压与第一标准单元的至少一个PMOS晶体管的
阈值电压在绝对值上不同。
[0015]在一些实施例中，集成电路还包括半导体连接区域，半导体连接区域将第一标准单元的至少一个PMOS晶体管的有源区和第二标准单元的PMOS晶体管的有源区进行连接。
[0016]在一些实施例中，集成电路包括被称为填充单元的至少两个标准单元，至少两个填充单元框定第一标准单元，分别被设置在第一标准单元与两个第二标准单元之间，分别与第一标准单元和两个第二标准单元对接，每个填充单元包括填充区域以及两个第一多晶硅线，填充区域具有包含硅和锗的第一部分以及包含硅的第二部分，第一部分与第一标准单元的至少一个PMOS晶体管的有源区接触，第二部分与对应的第二标准单元的至少一个PMOS晶体管的有源区接触，并且两个第一多晶硅线分别位于填充单元与第一标准单元或第二标准单元之间的边界的上方，并且被配置为以电源电压进行偏置，填充区域形成半导体连接区域。
[0017]在一些实施例中，集成电路包括被称为填充单元的至少两个标准单元，至少两个填充单元框定第一标准单元，分别被设置在第一标准单元和两个第二标准单元之间，分别与第一标准单元和两个第二标准单元对接，每个填充单元包括包含硅和锗的填充区域以及至少一个第一多晶硅线，填充区域与第一标准单元的至少一个PMOS晶体管的有源区邻接，至少一个第一多晶硅线位于填充区域的上方并且被配置为保持电浮动，填充区域通过绝缘区域与每个第二标准单元的至少一个PMOS晶体管的有源区分开。
[0018]在一些实施例中，第一标准单元的至少一个PMOS晶体管是低电压阈值晶体管，并且第二标准单元的至少一个PMOS晶体管是高电压阈值晶体管。
[0019]在一些实施例中，第一标准单元的至少一个PMOS晶体管是常规电压阈值晶体管，并且第二标准单元的至少一个PMOS晶体管是高电压阈值晶体管。
[0020]在一些实施例中，第一标准单元的至少一个NMOS晶体管具有硅沟道，第一标准单元的至少一个NMOS晶体管的阈值电压在绝对值上等于或大于第一标准单元的至少一个PMOS晶体管的阈值电压，并且第一标准单元的至少一个PMOS晶体管的有源区与每个第二标准单元的至少一个PMOS晶体管的有源区电绝缘。
[0021]在一些实施例中，第一标准单元邻接于每个第二标准单元。
[0022]在一些实施例中，第一单元的至少一个NMOS晶体管是常规电压阈值晶体管，第一单元的至少一个PMOS晶体管是低电压阈值晶体管，并且每个第二单元的至少一个PMOS晶体管是高电压阈值晶体管。
[0023]在一些实施例中，集成电路还包括另一组第一附加标准单元，另一组第一附加标准单元由两个第二附加标准单元框定，该三个附加单元被邻接，并且每个附加单元包括具有硅沟道的至少一个NMOS晶体管和具有包含硅和锗的沟道的至少一个PMOS晶体管，所有PMOS晶体管的有源区形成连续的半导体区，第一附加标准单元的至少一个PMOS晶体管的阈值电压与第二附加标准单元的至少一个PMOS晶体管的阈值电压在绝对值上不同，并且集成电路还包括两个多晶硅线，两个多晶硅线被配置为以电源电压进行偏置并且分别被设置在第一附加标准单元的至少一个PMOS晶体管的有源区与每个第二附加单元的至少一个PMOS晶体管之间的边界的上方。
[0024]在一些实施例中，第一附加标准单元的至少一个PMOS晶体管是低电压阈值晶体管，并且第二附加标准单元的PMOS晶体管是常规电压阈值晶体管。
[0025]在一些实施例中，绝缘体上硅型衬底是完全耗尽的绝缘体上硅型衬底。
[0026]本公开提供了一种标准单元，包括：至少一个NMOS晶体管，至少一个NMOS晶体管具有硅沟道；至少一个PMOS晶体管，至少一个PMOS晶体管具有包括硅和锗的沟道，并且至少一个PMOS晶体管的阈值电压在绝对值上等于或低于至少一个NMOS晶体管的阈值电压；以及绝缘区域，绝缘区域围绕至少一个NMOS晶体管的有源区和至少一个PMOS晶体管的有源区，其中，标准单元被配置为在绝缘体上硅型衬底上生成。
[0027]在一些实施例中，至少一个NMOS晶体管是常规电压阈值晶体管，并且至少一个PMOS晶体管是具有低电压阈值的晶体管。
[0028]根据以上实施例，可以解决集成电路中的表面拥挤问题。
附图说明本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路，其特征在于，包括：绝缘体上硅衬底；至少一个第一标准单元，由两个第二标准单元框定，该三个单元被彼此相邻设置，每个单元包括：位于所述绝缘体上硅衬底中和上的至少一个NMOS晶体管和至少一个PMOS晶体管，所述第一标准单元的至少一个PMOS晶体管具有包括硅和锗的沟道，每个第二标准单元的至少一个PMOS晶体管具有硅沟道，所述每个第二标准单元的至少一个PMOS晶体管的阈值电压与所述第一标准单元的至少一个PMOS晶体管的阈值电压在绝对值上不同。2.根据权利要求1所述的集成电路，其特征在于，还包括半导体连接区域，所述半导体连接区域将所述第一标准单元的所述至少一个PMOS晶体管的有源区和所述第二标准单元的PMOS晶体管的有源区进行连接。3.根据权利要求2所述的集成电路，其特征在于，包括被称为填充单元的至少两个标准单元，所述至少两个填充单元框定所述第一标准单元，分别被设置在所述第一标准单元与所述两个第二标准单元之间，分别与所述第一标准单元和所述两个第二标准单元对接，每个填充单元包括填充区域以及两个第一多晶硅线，所述填充区域具有包含硅和锗的第一部分以及包含硅的第二部分，所述第一部分与所述第一标准单元的至少一个PMOS晶体管的有源区接触，所述第二部分与对应的第二标准单元的至少一个PMOS晶体管的有源区接触，并且所述两个第一多晶硅线分别位于所述填充单元与所述第一标准单元或所述第二标准单元之间的边界的上方，并且被配置为以电源电压进行偏置，所述填充区域形成所述半导体连接区域。4.根据权利要求1所述的集成电路，其特征在于，包括被称为填充单元的至少两个标准单元，所述至少两个填充单元框定所述第一标准单元，分别被设置在所述第一标准单元和所述两个第二标准单元之间，分别与所述第一标准单元和所述两个第二标准单元对接，每个填充单元包括包含硅和锗的填充区域以及至少一个第一多晶硅线，所述填充区域与所述第一标准单元的所述至少一个PMOS晶体管的有源区邻接，所述至少一个第一多晶硅线位于所述填充区域的上方并且被配置为保持电浮动，所述填充区域通过绝缘区域与每个第二标准单元的至少一个PMOS晶体管的有源区分开。5.根据权利要求2所述的集成电路，其特征在于，所述第一标准单元的至少一个PMOS晶体管是具有第二电压阈值的晶体管，并且所述第二标准单元的至少一个PMOS晶体管是具有第三电压阈值的晶体管，所述第二电压阈值低于所述第三电压阈值。6.根据权利要求2所述的集成电路，其特征在于，所述第一标准单元的至少一个PMOS晶体管是具有第一电压阈值的晶体管，并且所述第二标准单元的至少一个PMOS晶体管是具有第三电压阈值的晶体管，所述第一电压阈值低于所述第三电压阈值。7.根据权利要求1所述的集成电路，其特征在于，所述第一...

【专利技术属性】
技术研发人员：O，
申请(专利权)人：意法半导体有限公司，
类型：新型
国别省市：