跟踪浮动扩散复位电平的抗重叠电路系统技术方案

本发明专利技术涉及一种用于成像器的抗重叠电路，其由与成像像素位于同一半导体衬底上的像素电路系统形成。更具体来说，两个毗邻像素电路经修改以形成放大器。所述放大器的一个输入适合于从所述像素电路中的一者接收复位信号，而另一输入适合于被设定在来自所述放大器的所述输出的预定偏移电压。所述放大器较佳地是单位增益放大器，以使得所述放大器的所述输出被设定至等于离开所述复位信号的所述电压电平预定偏移量的电压电平。因此，所述抗重叠电路以来自像素的所述复位电压的预定电平输出基准电压，且不需要针对复位电压中与制造有关的变化而加以校准。

【技术实现步骤摘要】
【国外来华专利技术】
一般来说，本专利技术涉及半导体成像器的像素体系结构。更具体来说，本专利技术涉及 成像传感器的抗重叠系统。
技术介绍
图l是传统四晶体管(4T)像素100的图解。像素100包括光敏元件IOI (其 显示为光电二极管)、浮动扩散节点C及四个晶体管(转移晶体管111、复位晶体管112、 源跟随器晶体管113及行选择晶体管114)。像素100接收如下信号TX控制信号， 其用于控制转移晶体管111的导电性；RST控制信号，其用于控制复位晶体管112的 导电性；及ROW控制信号，其用于控制行选择电晶体114的导电性。浮动扩散节点 C的电压控制源跟随器晶体管113的导电性。当行选择晶体管114导电时，在节点B 处提供源跟随器晶体管113的输出。转移及复位晶体管111、 112的状态决定；浮动扩散节点C是在电荷累积周期期 间耦合至光敏元件101，以接收由光敏元件101所产生的光生电荷；还是在复位周期 期间耦合至来自节点A的像素功率源VAAPIX。如下操作像素100。断言ROW控制信号以致使行选择晶体管114导电。同时， 断言RST控制信号，但不断言TX控制信号。此将浮动扩散节点C耦合到节点A处的 像素功率VAAPIX，且将节点C处的电压复位到像素功率VAAPIX。像素100在节点 B处输出复位信号Vrst。如下文结合图2更加详细地解释，通常将节点B耦合到成像 器200的列线215 (图2)。在已输出复位信号Vrst之后，不断言RST控制信号。在电荷累积周期期间光敏 元件101暴露于入射光并基于所述入射光的电平积聚电荷。在电荷累积周期之后，断 言TX控制信号。此将浮动扩散节点C耦合到光敏元件101。电荷流过转移晶体管111 并减小浮动扩散节点C处的电压。像素100在节点B处输出光信号Vsig。所述复位及 光信号Vrst、 Vsig是总像素输出的不同分量(即，Voutput=Vrst-Vsig)，如下文更详 细解释，此通常由成像器200 (图2)处理。图2是成像器200的图解，其包括多个形成像素阵列201的像素100、 100'。像 素阵列201包括由暗(即，不成像)像素100'组成的外部区域201a及由成像像素100 组成的内部区域201b。由于空间限制，将像素阵列201画为4x4阵列。所属技术领 域的技术人员应认识到，在多数成像器200中，像素阵列201的外部区域201a及内部区域201b两者都通常将包括多得多的像素100，、 100。暗像素100，实质上与成像像素100 (图1)相同，但其不用于捕捉图像。通常， 暗像素100'的光敏元件101被遮蔽而避开入射光。如图2中所示，暗像素100'也被耦 合到列线215。在一些成像器中，不迸一步处理由暗像素100，产生的输出，但在其他 成像器中将所述输出处理为不成像信号以提供暗信号电平。成像器200还包括行电路系统210、列电路系统220、数字处理电路240及存储 装置250。成像器200还包括控制器260。行电路系统210自像素阵列201选择像素行 100、 100'。所述选定的像素行IOO、 IOO，通过列线路215将其复位及像素信号Vrst、 Vsig输出到列电路系统220。列电路220取样并保持复位及像素信号Vrst、 Vsig。对 于由成像像素100产生的信号，列电路系统220还形成像素输出(Vrst-Vsig)，通过线 路216将其提供给数字转换电路230。数字转换电路230将所述像素输出信号转换为 相应的数字值，且可包括(例如)复数个模拟数字转换器。然后，由数字处理电路240 处理所述数字值，其将经处理的值存储于存储装置250中(以供输出)。控制器260 耦合到像素阵列201、行电路系统210、列电路系统220、数字处理电路240及存储装 置250，且提供控制信号以实施上述处理。从不成像像素100'产生的信号或者既不由 数字转换电路230、数字处理电路240取样并保持且随后处理，也不存储于存储装置 250中，或者被取样并保持且处理以提供暗信号电平。像素IOO易受到一种称为重叠的失真影响。重叠是指当即使亮光入射到像素上所 述像素仍输出对应于暗像素的像素信号时所出现的失真。当像素暴露于亮光时可能出 现重叠，因为光敏元件IOI可产生大量光生电荷。虽然，像素100正在输出复位信号 Vrst，但在正在进行的累积周期期间一部分由光敏元件101产生的光生电荷可能从转 移晶体管111溢出到浮动扩散节点C中。此减小所述浮动扩散节点处的所述复位电压 且可以导致像素100输出不正确的复位信号Vrst(即，减小的电压)。此又可以导致所 述复位既光信号Vrst、 Vsig是几乎相同的电压。举例而言，光及复位信号Vrst、 Vsig 可各自是约O伏特。因此，像素输出(Vrst-Vsig)可变成约O伏特，其对应于通常与 暗像素相关联的输出电压。重叠不涉及不成像像素100'，这是因为其光敏元件101被 遮蔽而避开入射光。抗重叠电路可用于最小化重叠的影响。举例而言，由于在重叠期间像素的复位电 压将趋向于下降到O伏特，故抗重叠电路可监控所述复位信号的电压电平。如果所述 电压电平下降到阈值电压之下，则所述抗重叠电路可假定可能出现了 (或正在出现) 重叠且然后通过将所述复位电平拉升到正确电压而校正所述复位信号的电压电平，借 此最小化所述重叠影响。图3是采用抗重叠电路的图2的列电路系统220的一个实施方案的更详细图解。 在列电路系统220中，通过节点D将与成像像素100相关联的每一列线路215耦合到 抗重叠(AE)电路310、负载电路390及取样及保持(SH)电路380。每一 SH电路 380也通过线路216耦合到数字转换电路230 (图2)。负载电路390用来将节点D处的电压稳定为所述复位信号Vrst，且光信号Vsig通过列线路215在像素100与负载电 路390之间行进。或者，SH电路380取样并将节点D处的电压保持为复位信号Vrst， 且在列线路215上于像素100与负载电路390之间传输光信号Vsig。当在像素100与 负载电路390之间传导复位信号Vrst时，AE电路310通过监控节点D处的电压而起 作用以最小化重叠的影响。如果在复位信号Vrst的输出期间节点D处的电压下降到预 定阈值之下，则AE电路310通过将复位信号Vrst的电压箝位到预定电压阈值而进行 干预。如此，通过确保所述复位电压不下降到预定阈值之下而最小化重叠失真。在列 电路系统220中，与不成像像素100'相关联的每一列线路215仅耦合到相应负载电路 390。此实施方案对应于不进一步处理不成像像素100，的成像器，然而如先前所提到， 一些成像器可处理来自不成像像素100'的信号。如图3中所示，每一AE电路310接 收控制信号AE_SHR及AE_Vref。下文将结合图4解释所述信号的功能。图4是AE电路310的实例性实施方案的图解。AE电路310用于选择性地将节 点D箝位到节点E，借此将节点D处的电压设定为AE—Vref减去晶体管320的阈值电 压(晶体管330起开关的作用且不应可观地影响节点D处的电压电平)。更具体来说， 如果所述像素正在输出复位信号且所述复位信号电平在预定电压之下，则AE电路310 将节点D处的电本文档来自技高网...

【技术保护点】
一种成像器电路，其包括：　　　　像素阵列，其用于产生各个复位信号及图像输出信号；　　　　抗重叠电路，其用于控制所述复位信号的电平并利用基准电压；　　　　基准电压产生电路，其用于响应于受制造条件影响的信号产生所述基准电压，所述制造条件影响由所述像素产生的所述复位信号。

【技术特征摘要】
【国外来华专利技术】US 2005-4-7 11/100,4291、一种成像器电路，其包括像素阵列，其用于产生各个复位信号及图像输出信号；抗重叠电路，其用于控制所述复位信号的电平并利用基准电压；基准电压产生电路，其用于响应于受制造条件影响的信号产生所述基准电压，所述制造条件影响由所述像素产生的所述复位信号。2、 如权利要求1所述的成像器电路，其中所述像素阵列、所述抗重叠电路及所 述基准电压产生电路均位于同 一集成电路上。3、 如权利要求1所述的成像器电路，其中所述基准电压产生电路包含 像素电路，其用于产生标称复位信号；及电压电路，其用于产生处于离开所述标称复位信号的电压电平一偏移量处的所述 基准电压。4、 如权利要求3所述的成像器电路，其中所述像素电路包含被遮蔽ffD避升入射 光的光敏元件。5、 如权利要求4所述的成像器电路，其中所述像素电路进一步包含浮动扩散节点；及转移晶体管，其通过其源极及漏极耦合于所述光敏元件与所述浮动扩散节点之 间，所述转移晶体管具有耦合到电位源的栅极，从而使所述转移晶体管保持处于不导 电状态。6、 如权利要求3所述的成像器电路，其进一步包括 负载电路，其耦合到所述像素电路以接收所述标称复位信号；其中所述电压电路包含电流镜，其用于产生与所述标称复位信号相同的镜像信号；及偏移电路，其用于产生所述基准电压作为所述镜像信号的电压电平的偏移电压电平。7、 如权利要求6所述的成像器电路，其中所述偏移电路进一步包含晶体管，其具有经耦合以接收所述镜像信号的第一源极/漏极、耦合到所述负载电 路的第二源极/漏极、及耦合到偏移电压产生器的栅极，所述偏移电压产生器用于形成 所述第一源极/漏极与所述栅极之间的偏移电压。8、 如权利要求7所述的成像器电路，其中所述偏移电压产生器包含数字-模拟转换器，所述数字-模拟转换器具有耦合到所述晶体管的所述栅极的模拟输出及耦合到所 述第一源极/漏极的接地功率端子。9、 如权利要求l所述的成像器电路，其进一步包括取样及保持电路，其耦合到所述基准电压产生电路，所述取样及保持电路适合于取样并保持所述基准电压。10、 一种成像器，其包括像素阵列，其用于产生各个复位信号及图像输出信号； 列电路，其耦合到所述像素阵列以从所述阵列中选择像素行进行处理； 多个抗重叠电路，其用于控制从所述选定的像素行接收的所述复位信号的电平并 利用基准电压；基准电压产生电路，其用于响应于受制造条件影响的信号产生所述基准电压，所 述制造条件影响由所述像素产生的所述复位信号。11、 如权利要求10所述的成像器，其中所述像素阵列、所述抗重叠电路及所述 基准电压产生电路均位于同一集成电路上。12、 如权利要求10所述的成像器，其中所述基准电压产生电路包含 像素电路，其用于产生标称复位信号；及电压电路，其用于产生处于离开所述标称复位信号的电压电平一偏移量处的所述 基准电压。13、 如权利要求12所述的成像器，其中所述像素电路包含被遮蔽而避开入射光 的光敏元件。14、 如权利要求13所述的成像器，其中所述像素电路进一步包含浮动扩散节点；及转移晶体管，其通过其源极及漏极耦合于所述光敏元件与所述浮动扩散节点之 间，所述转移晶体管具有耦合到电位源的栅极，从而使所述转移晶体管保持处于不导 电状态。15、 如权利要求12所述的成像器，其进一步包括 负载电路，其耦合到所述像素电路以接收所述标称复位信号；其中所述电压电路包含电流镜，其用于产生与所述标称复位信号相同的镜像信号；及偏移电路，其用于产生所述基准电压作为所述镜像信号的电压电平的偏移电压电平。16、 如权利要求15所述的成像器，其中所述偏移电路进一步包含晶体管，其具有经耦合以接收所述镜像信号的第一源极/漏极、耦合到所述负载电 路的第二源极/漏极、及耦合到偏移电压产生器的栅极，所述偏移电压产生器用于形成 所述第一源极/漏极与所述栅极之间的偏移电压。17、 如权利要求16所述的成像器，其中所述偏移电压产生器包含数字-模拟转换 器，所述数字-模拟转换器具有耦合到所述晶体管的所述栅极的模拟输出及耦合到所述 第一源极...

【专利技术属性】
技术研发人员：埃斯彭A奥尔森，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：US[美国]