高填充系数多路共用像素制造技术

本发明专利技术提供一种具有带共用像素单元组件的多个像素单元的像素单元阵列结构。各个像素单元结构增加所述像素单元的填充系数和量子效率。所述共同像素单元组件可由阵列中的许多像素共用，且可包括与从所述像素单元读出信号相关联的若干组件。像素在阵列中的填充系数得以改进的像素阵列结构的其它实例包括成某一角度的转移栅极和有效定位的共用电容器。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般来说涉及数字图像传感器，且具体来说涉及在阵列的像素单元中具有共 用组件的像素单元阵列结构。
技术介绍
通常，数字成像器阵列包括像素单元的焦平面阵列，每一个所述单元包括光电传感 器，例如光电门、光电导体或光电二极管。在CMOS成像器中，读出电路连接到通常包 括源极跟随器输出晶体管的每一像素单元。光电传感器将光子转换为电子，电子通常被 转移到连接到源极跟随器输出晶体管的栅极的浮动扩散区。可包括电荷转移装置(例如， 晶体管)以将电荷从光电传感器转移到浮动扩散区。另外，所述成像器单元通常具有用 于在电荷转移之前将浮动扩散区重设到预定电荷电平的晶体管。源极跟随器晶体管的输 出由行选择晶体管门控为像素输出信号。(例如)美国专利第6,140,630号、美国专利第6,376,868号、美国专利第6,310,366 号、美国专利第6,326,652号、美国专利第6,204,524号和美国专利第6,333,205号中描述 了示范性CMOS成像电路、其处理步骤和成像电路的各种CMOS元件的功能的详细描述， 每个所述美国专利均转让给Micron Technology公司。上述专利的每一者的揭示内容以引 用的方式全部并入本文中。参看图1、 2和3,其分别说明当入射光187撞击光电二极管光电传感器120的表面、 在光电二极管的p-n结(表示于n积累区122与p+表面层123的边界处)中产生电子/ 空穴对时常规CMOS像素传感器单元100的俯视图、截面图和电路示意图。所产生的电 子(光电荷)收集在光电二极管120的n型积累区122处。光电荷从初始的电荷积累区 122经由转移晶体管106移动到浮动扩散区110。通常由源极跟随器晶体管108将浮动扩 散区110处的电荷转换为像素输出电压，且随后经由行选择晶体管109在列输出线111 上输出。常规的CMOS成像器设计(诸如图1和2中所示用于像素单元100的CMOS成像器 设计)仅提供约百分之五十的填充系数，意味着仅一半的像素100用于将光转换为电荷 载流子。如图所示，仅单元100的一小部分包含光电传感器(光电二极管)120。像素单 元100的剩余部分包括隔离区102(展示为衬底101中的STI区)、耦合到转移晶体管106的转移栅极106'的浮动扩散区IIO和用于具有各自栅极107'、 108，与109'的重设晶 体管107、源极跟随器晶体管108与行选择晶体管109的源极/漏极区115。此外，由于 总像素面积不断减少(由于所需要的縮放比例所致)，因此制造利用最少量的表面面积的 高敏感度光电传感器或在像素单元的非感光组件的像素阵列上寻找较有效布局以提供增 加的光电传感器面积变得日益重要。另外，常规存储节点(诸如浮动扩散区110)具有有限量的电荷存储容量。 一旦达到 此容量，像素单元变得较不有效。 一旦超过电荷存储容量，则出现不理想的现象，借此 超过容量的电荷逸出到像素单元100的不当部分或逸出到邻近的像素单元。用于处理 此有限电荷存储容量的一种建议的解决方法是利用与浮动扩散区连接的电容器。然而， 此解决方法的问题在于，像素单元上的电容器占用了原本用以增加光电传感器的大小的 空间，进而降低了像素单元和整个阵列的潜在填充系数。因此，需要一种具有改进的填充系数和电荷存储容量的有效的像素单元阵列结构。
技术实现思路
本专利技术在各种示范性实施例中提供具有带共用像素单元组件的多个像素单元的像素 单元阵列结构。像素单元结构增加潜在的填充系数，且进而增加像素单元阵列的量子效 率。共同像素组件可由阵列中的许多像素共用，且可包括与从像素单元读出信号相关联 的若干组件。根据本专利技术的示范性实施例，像素单元结构包括相对于像素单元的光电传感器成某 一角度的转移栅极。在其它示范性实施例中，存储电容器经适合地定位以使得其可由多 个像素单元共用，以增加像素单元的电荷容量，同时维持高填充系数。附图说明根据本专利技术的结合附图提供的以下详细描述将较好地理解本专利技术的上述和其它方面，附图中图1是常规CMOS像素单元的俯视图2是图1的像素单元沿线l-l'截取的截面图3是图l和图2的常规像素单元的电路图4是根据本专利技术的第一示范性实施例构造的像素单元阵列的一部分的俯视图； 图5是根据本专利技术的第一示范性实施例构造的像素单元阵列的一部分的电路图； 图6是描绘用于操作根据本专利技术的第一实施例构造的像素单元阵列的示范性方法的 时序图7是根据本专利技术的第二示范性实施例构造的像素单元阵列的一部分的俯视图8是根据本专利技术的第二示范性实施例构造的像素单元阵列的一部分的电路图，所述像素单元阵列根据操作的第一示范性方法而操作；图9是描绘用于操作根据本专利技术的第二实施例构造的像素单元阵列的第二示范性方法的时序图IO是具有根据本专利技术构造的像素单元阵列的CMOS成像器芯片的方框图；和 图11是利用根据本专利技术构造的CMOS成像器的处理系统的示意图。 具体实施例方式在以下详细描述中，参考附图，附图形成以下详细描述的一部分且通过说明展示了 可实施本专利技术的特定实施例。充分详细描述这些实施例以使所属领域的技术人员能够实 施本专利技术，且应了解可利用其它实施例，且可在不脱离本专利技术的精神和范围的情况下作 出结构、逻辑和电气改变。所描述处理步骤的进程对于本专利技术的实施例来说是示范性的； 然而，步骤的序列并不限于本文所陈述的序列，且可如此项技术中已知的序列而改变， 除了必须以特定次序发生的步骤以外。如本文所使用的术语晶片和衬底应理解为包括硅、外延、绝缘体上硅(SOI) 或蓝宝石上硅(SOS)技术、掺杂和未掺杂半导体和其它半导体结构。此外，当在以下 描述中参考晶片或衬底时，可利用先前处理步骤以在基础半导体结构或基底中 或在其上形成区、结或材料层。另外，半导体不需要是基于硅的，但可基于硅-锗、锗、 砷化镓或其它半导体。如本文所使用的术语像素指的是含有用于将光子转换为电信号的光电传感器和 相关联的晶体管的光电元件单位单元。出于说明的目的，在图中和本文的描述中说明少 量的代表性像素；然而，大量类似像素的制造通常是同时进行的。因此，以下详细描述 并非没有限制的意义，且仅由所附权利要求书界定本专利技术的范围。如本文所使用的术语以一角度、成某一角度和倾斜应解释为意味着相对 于某规定参考点成任何角度，即并非确切地平行或确切地垂直。因此，当物体的至少一 部分与某参考点相交以形成非0°、90°或180。的角时，将物体考虑为相对于所述参考点成 某一角度、以一角度或倾斜。现参看图，其中相同数字表示相同元件，图4说明在具有根据本专利技术的第一示范性 实施例的像素布局设计的硅衬底中和其上构造的像素阵列450的一部分的俯视图。图5 是描绘图4像素阵列450的部分的电路图。在像素阵列450的所说明部分中，在阵列450的一行中的两个邻近像素412、 413共 用共同像素组件。另外，每一像素单元412、 413分别具有各自的光电传感器401、 403。 光电传感器401、 403可以是用于将可见光子转换为电子(光电荷)的任何感光结构，且 在优选实施例中光电传感器401、 403为光电二极管区。每一像素单元412、 413可具有 作为各自转移晶体管402'、 404'的一部分的各自转移栅极402、 404，其用于将所积累的本文档来自技高网...

【技术保护点】
一种包括布置在多个行与列中的多个像素的像素阵列，所述阵列包含：　　　　第一、第二、第三和第四像素，每一像素具有用于产生光电荷的各自第一、第二、第三和第四光电传感器；　　　　共同存储节点，其由所述第一、第二、第三和第四像素共用，以用于存储所述产生的光电荷；　　　　电容器，其耦合到所述共同存储节点，以用于增加其电容；以及　　　　共用读出电路，其连接到所述共同存储节点。

【技术特征摘要】
【国外来华专利技术】US 2005-5-11 11/126,2751.一种包括布置在多个行与列中的多个像素的像素阵列，所述阵列包含第一、第二、第三和第四像素，每一像素具有用于产生光电荷的各自第一、第二、第三和第四光电传感器；共同存储节点，其由所述第一、第二、第三和第四像素共用，以用于存储所述产生的光电荷；电容器，其耦合到所述共同存储节点，以用于增加其电容；以及共用读出电路，其连接到所述共同存储节点。2. 根据权利要求l所述的像素阵列，进一步包含用于重设存储在所述共同存储节点处 的所述电荷的重设晶体管。3. 根据权利要求1所述的像素阵列，其中所述读出电路包括具有连接到所述共同存储 节点的栅极的共同源极跟随器晶体管和用于门控所述源极跟随器晶体管的输出的 共同行选择晶体管中的至少一者。4. 根据权利要求3所述的像素阵列，其中所述读出电路经构造以产生表示由所述第一、 第二、第三和第四光电传感器产生的各自电荷量的第一、第二、第三和第四输出信 号。5. 根据权利要求l所述的像素阵列，其中所述第一、第二、第三和第四像素中的两者 是所述阵列的行中的两个邻近像素。6. 根据权利要求5所述的像素阵列，其中所述第一、第二、第三和第四像素中的两者 是所述阵列的列中的邻近像素。7. 根据权利要求1所述的像素阵列，其中所述共用读出电路位于活动区中，所述活动 区位于第一对光电传感器与第二对光电传感器之间。8. 根据权利要求7所述的像素阵列，其中所述第一对光电传感器包含所述第一和第二 光电传感器，且其中所述第二对光电传感器包含所述第三和第四光电传感器。9. 根据权利要求7所述的像素阵列，其中所述电容器位于所述对光电传感器中的一者 的削平边缘处。10. 根据权利要求l所述的像素阵列，进一步包含用于将电荷从所述各自第一、第二、 第三和第四光电传感器转移到所述共同存储节点的各自第一、第二、第三和第四转 移晶体管。11. 根据权利要求10所述的像素阵列，其中所述第一、第二、第三和第四转移晶体管 各包含至少部分相对于相关联的光电传感器成一角度的转移栅极。12. —种包括布置在多个行与列中的多个像素的像素阵列，所述阵列包含第一和第二像素，其各具有用于产生光电荷的各自第一和第二光电传感器； 第一浮动扩散区，其用于存储来自所述第一和第二像素的所述产生的光电荷； 第三和第四像素，其各具有用于产生光电荷的各自第三和第四光电传感器； 第二浮动扩散区，其用于存储由所述第三和第四光电传感器产生的所述光电荷，所述第二浮动扩散区与所述第一浮动扩散区互连；以及电容器，其位于邻近所述第一、第二、第三或第四光电传感器中的至少一者处并电连接到所述第一和第二浮动扩散区。13. 根据权利要求12所述的像素阵列，进一步包含用于重设所述第一和第二浮动扩散 区处的所述电荷的共同重设晶体管。14. 根据权利要求12所述的像素阵列，其中所述电容器位于邻近所述光电传感器中的一者的削平边缘处。15. 根据权利要求12所述的像素阵列，其中所述电容器通过金属互连层连接到所述第 一和第二浮动扩散区。16. 根据权利要求12所述的像素阵列，进一步包含用于从所述第一、第二、第三和第 四像素读出至少一个信号的共同输出电路。17. 根据权利要求16所述的像素阵列，其中所述输出电路经构造以产生表示分别转移 到所述第一和第二浮动扩散区的电荷量的至少两个读出信号。18. 根据权利要求17所述的像素阵列，其中所述输出电路经构造以产生表示分别由所 述第一、第二、第三和第四光电传感器中的每一者产生的电荷量的四个读出信号。19. 根据权利要求16所述的像素阵列，其中所述输出电路至少部分位于线性干线上， 所述线性干线位于第一对光电传感器与第二对光电传感器之间。20. —种成像器，其包含多个像素，其布置在行与列中，所述阵列包含第一、第二、第三和第四光电传感器，其用于响应于所施加的光产生光电荷； 共同存储节点，其由所述第一、第二、第三和第四光电传感器共用； 共同重设晶体管，其用于重设所述共同存储节点处的电荷；以及 读出电路，其包含至少一个共同晶体管，以用于产生表示存储在所述共同存储节 点处的电荷量的至少一个信号，所述读出电路的至少一部分位于所述第一、第二、 第三和第四光电传感器之间的活动区中。21. 根据权利要求20所述的成像器，其中所述第一、第二、第三或第四光电传感器各 包含光电二极管。22. 根据权利要求20所述的成像器，其中所述读出电路经构造以产生表示分别由所述 第一、第二、第三和第四光电传感器中的每一者产生的电荷量的四个读出信号。23. 根据权利要求20所述的成像器，其中所述读出电路耦合到取样和保持电路，所述 取样和保持电路包含第一组取样和保持电容器，其用于将信号输出存储在列线上；以及 第二组取样和保持电容器，其用于将信号输出存储在所述列线上。24. 根据权利要求23所述的成像器，所述取样和保持电路进一步包含开关，所述开关 用于控制将传入信号存储在所述第一组或所述第二组...

【专利技术属性】
技术研发人员：杰弗里A麦基，乔伊沙阿，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：US[美国]