本发明专利技术实施例提供了一种半导体器件，包括：有源区，位于半导体衬底中，所述有源区包括中心区域和围绕所述中心区域的外围区域；第一应变层，以嵌入的方式形成于所述外围区域内；其中，所述第一应变层至少包括第一子部、第二子部、第三子部和第四子部，所述第一子部和所述第三子部沿第一方向间隔分布于所述中心区域的两侧，所述第二子部和所述第四子部沿第二方向间隔分布于所述中心区域的另外两侧，所述第一方向不同于所述第二方向；栅极，位于所述有源区上，所述栅极沿第一方向延伸且覆盖所述中心区域的至少部分区域、所述第一子部的至少部分区域和所述第三子部的至少部分区域。部分区域和所述第三子部的至少部分区域。部分区域和所述第三子部的至少部分区域。
【技术实现步骤摘要】
一种半导体器件及其制造方法
[0001]本专利技术涉及半导体制造领域，尤其涉及一种半导体器件及其制造方法。
技术介绍
[0002]随着微电子器件尺寸的不断缩小，硅材料较低的迁移率已成为制约器件性能的主要因素。
[0003]有研究发现，在半导体衬底中设置应变层可以提高载流子的迁移率。然而，应变层设置的位置不同，载流子的迁移率也不同，如何设置所述应变层以获得更高的载流子迁移率成为各半导体厂商的研究热点。
技术实现思路
[0004]有鉴于此，本专利技术实施例为解决
技术介绍
中存在的至少一个问题而提供一种半导体器件及其制造方法。
[0005]为达到上述目的，本专利技术的技术方案是这样实现的：
[0006]本专利技术实施例提供了一种半导体器件，包括：有源区，位于半导体衬底中，所述有源区包括中心区域和围绕所述中心区域的外围区域；
[0007]第一应变层，以嵌入的方式形成于所述外围区域内；其中，所述第一应变层至少包括第一子部、第二子部、第三子部和第四子部，所述第一子部和所述第三子部沿第一方向间隔分布于所述中心区域的两侧，所述第二子部和所述第四子部沿第二方向间隔分布于所述中心区域的另外两侧，所述第一方向不同于所述第二方向；
[0008]栅极，位于所述有源区上，所述栅极沿第一方向延伸且覆盖所述中心区域的至少部分区域、所述第一子部的至少部分区域和所述第三子部的至少部分区域。
[0009]上述方案中，所述中心区域呈矩形，所述中心区域包括第一组平行侧边和第二组平行侧边，所述第一组平行侧边与所述第一方向平行，所述第二组平行侧边与所述第二方向平行。
[0010]上述方案中，所述第一子部和所述第三子部沿所述第一组平行侧边的中心线对称，所述第二子部和所述第四子部沿所述第二组平行侧边的中心线对称。
[0011]上述方案中，所述第一应变层的所述第一子部、所述第二子部、所述第三子部和所述第四子部依次连接构成围绕所述中心区域的环状结构。
[0012]上述方案中，所述第一子部的两端分别与所述第二子部的一端和所述第四子部的一端接触连接，所述第三子部的两端分别与所述第二子部的另一端和所述第四子部的另一端接触连接。
[0013]上述方案中，所述第二子部与所述第四子部对称分布在所述栅极的两侧。
[0014]上述方案中，所述第一应变层包括硅锗层。
[0015]上述方案中，采用外延生长工艺形成所述第一应变层。
[0016]上述方案中，所述半导体器件还包括第二应变层，所述第二应变层位于所述中心
区域内。
[0017]上述方案中，所述第一应变层的厚度大于所述第二应变层的厚度。
[0018]上述方案中，所述第一应变层的厚度是所述第二应变层的厚度的5
‑
10倍。
[0019]上述方案中，所述半导体器件包括：第一源/漏区和第二源/漏区；其中，所述第一源/漏区与所述第四子部至少部分重合，所述第二源/漏区与所述第二子部至少部分重合。
[0020]上述方案中，所述半导体器件还包括：掺杂深度小于所述第一源/漏区的第一源/漏延伸区；所述第一源/漏延伸区位于所述栅极下方的沟道和所述第一源/漏区之间，且所述第一源/漏延伸区与与所述第四子部至少部分重合。
[0021]上述方案中，所述半导体器件还包括：掺杂深度小于所述第二源/漏区的第二源/漏延伸区；所述第二源/漏延伸区位于所述栅极下方的沟道和所述第二源/漏区之间，且所述第二源/漏延伸区与所述第二子部至少部分重合。
[0022]上述方案中，所述半导体衬底为n型衬底，所述半导体器件为PMOS晶体管。
[0023]上述方案中，所述半导体器件包括浅沟槽隔离结构，所述浅沟槽隔离结构位于所述半导体衬底中以定义出所述有源区。
[0024]本专利技术实施例还提供了一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底中定义出有源区，所述有源区包括中心区域和围绕所述中心区域的外围区域；
[0025]在所述外围区域内以嵌入的方式形成第一应变层；其中，所述第一应变层至少包括第一子部、第二子部、第三子部和第四子部，所述第一子部和所述第三子部沿第一方向间隔分布于所述中心区域的两侧，所述第二子部和所述第四子部沿第二方向间隔分布于所述中心区域的另外两侧，所述第一方向不同于所述第二方向；
[0026]在所述有源区上形成栅极，所述栅极沿第一方向延伸且覆盖所述中心区域的至少部分区域、所述第一子部的至少部分区域和所述第三子部的至少部分区域。
[0027]上述方案中，所述在所述外围区域内嵌入式的形成第一应变层，包括：
[0028]在所述外围区域内形成第一沟槽，在所述第一沟槽内通过外延生长工艺形成所述第一应变层。
[0029]上述方案中，所述半导体器件的制造方法还包括在所述中心区域内形成第二应变层，所述形成第二应变层包括：
[0030]在所述中心区域形成第二沟槽，在所述第二沟槽内通过外延生长工艺形成所述第二应变层。
[0031]上述方案中，所述半导体器件的制造方法还包括：对所述栅极两侧的有源区进行掺杂以形成第一源/漏区、第一源/漏延伸区、第二源/漏区和第二源/漏延伸区；其中，所述第一源/漏区和所述第一源/漏延伸区与所述第四子部至少部分重合，所述第二源/漏区和所述第二源/漏延伸区与所述第二子部至少部分重合。
[0032]上述方案中，所述在所述半导体衬底中定义出有源区，包括：
[0033]在所述半导体衬底中形成浅沟槽隔离结构以定义出所述有源区。
[0034]本专利技术实施例提供的半导体器件及其制造方法，其中，所述半导体器件包括：有源区，位于半导体衬底中，所述有源区包括中心区域和围绕所述中心区域的外围区域；第一应变层，以嵌入的方式形成于所述外围区域内；其中，所述第一应变层至少包括第一子部、第
二子部、第三子部和第四子部，所述第一子部和所述第三子部沿第一方向间隔分布于所述中心区域的两侧，所述第二子部和所述第四子部沿第二方向间隔分布于所述中心区域的另外两侧，所述第一方向不同于所述第二方向；栅极，位于所述有源区上，所述栅极沿第一方向延伸且覆盖所述中心区域的至少部分区域、所述第一子部的至少部分区域和所述第三子部的至少部分区域。本专利技术实施例提供的第一应变层分别在第一方向和第二方向上对所述栅极下方的沟道产生两个方向的应力，相比于现有技术中仅在一个方向上产生应力的结构，本专利技术实施例的第一应变层可以进一步提高沟道载流子的迁移率。
[0035]本专利技术附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本专利技术的实践了解到。
附图说明
[0036]图1a及图1b为相关技术中提供的半导体器件的示意图；
[0037]图2a
‑
2c为本专利技术实施例提供的半导体器件的示意图；
[0038]图3为本专利技术实施例提供的中心区域和外围区域的示意图；
[0039]图4为本专利技术实施例提供的具有环状第一本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体器件，其特征在于，包括：有源区，位于半导体衬底中，所述有源区包括中心区域和围绕所述中心区域的外围区域；第一应变层，以嵌入的方式形成于所述外围区域内；其中，所述第一应变层至少包括第一子部、第二子部、第三子部和第四子部，所述第一子部和所述第三子部沿第一方向间隔分布于所述中心区域的两侧，所述第二子部和所述第四子部沿第二方向间隔分布于所述中心区域的另外两侧，所述第一方向不同于所述第二方向；栅极，位于所述有源区上，所述栅极沿第一方向延伸且覆盖所述中心区域的至少部分区域、所述第一子部的至少部分区域和所述第三子部的至少部分区域。2.根据权利要求1所述的半导体器件，其特征在于，所述中心区域呈矩形，所述中心区域包括第一组平行侧边和第二组平行侧边，所述第一组平行侧边与所述第一方向平行，所述第二组平行侧边与所述第二方向平行。3.根据权利要求2所述的半导体器件，其特征在于，所述第一子部和所述第三子部沿所述第一组平行侧边的中心线对称，所述第二子部和所述第四子部沿所述第二组平行侧边的中心线对称。4.根据权利要求1所述的半导体器件，其特征在于，所述第一应变层的所述第一子部、所述第二子部、所述第三子部和所述第四子部依次连接构成围绕所述中心区域的环状结构。5.根据权利要求4所述的半导体器件，其特征在于，所述第一子部的两端分别与所述第二子部的一端和所述第四子部的一端接触连接，所述第三子部的两端分别与所述第二子部的另一端和所述第四子部的另一端接触连接。6.根据权利要求1所述的半导体器件，其特征在于，所述第二子部与所述第四子部对称分布在所述栅极的两侧。7.根据权利要求1所述的半导体器件，其特征在于，所述第一应变层包括硅锗层。8.根据权利要求1所述的半导体器件，其特征在于，采用外延生长工艺形成所述第一应变层。9.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括第二应变层，所述第二应变层位于所述中心区域内。10.根据权利要求9所述的半导体器件，其特征在于，所述第一应变层的厚度大于所述第二应变层的厚度。11.根据权利要求10所述的半导体器件，其特征在于，所述第一应变层的厚度是所述第二应变层的厚度的5
‑
10倍。12.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件包括：第一源/漏区和第二源/漏区；其中，所述第一源/漏区与所述第四子部至少部分重合，所述第二源/漏区与所述第二子部至少部分重合。13.根据权利要求12所述的半导体器件，其特征在于，所述半导体器件还包括：掺杂深度小于所述第一源...
【专利技术属性】
技术研发人员：李宗翰，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。