在擦除期间使用三重串并发编程的存储器设备和操作方法技术

提供一种存储器设备和操作方法。所述设备包含存储器单元的块。所述存储器单元中的每一个连接到多个字线中的一个并且布置成串。所述存储器单元中的每一个还被配置成保持对应于多个数据状态中的一个的阈值电压并且在擦除操作中被擦除。控制电路耦合到所述字线和所述串，并且被配置成识别所述串中与所述串中的其它串相比具有更快的相对擦除速度的数个串。在所述擦除操作期间，所述控制电路提高与所述串中具有所述更快的相对擦除速度的所述数个串相关联的所述存储器单元的所述阈值电压，而不提高与所述串中的所述其它串相关联的所述存储器单元的所述阈值电压。储器单元的所述阈值电压。储器单元的所述阈值电压。

【技术实现步骤摘要】
布；
[0033]图15B示出根据本公开的各方面的使用擦除操作的存储器单元的另一最终擦除阈 值电压分布，所述擦除操作包含在擦除操作期间对与串中具有更快的相对擦除速度的数 个串相关联的存储器单元进行编程；
[0034]图16描绘根据本公开的各方面的具有五个串的块的一个实施例；
[0035]图17示出根据本公开的各方面的电压的示例曲线图，包含在施加预定编程电压的 同时施加到至少一个漏极端选择栅极晶体管以选择所述串的选择电压；
[0036]图18A和18B分别示出根据本公开的各方面的在第一擦除脉冲之后和三重串编程之 后的示例内串和外串阈值电压分布以及总阈值电压分布；
[0037]图19和20示出根据本公开的各方面的操作存储器设备的方法的步骤；
[0038]图21A示出根据本公开的各方面的在第一擦除脉冲之后一起形成总擦除阈值电压 分布的多个内串和多个外串的阈值电压分布；
[0039]图21B示出根据本公开的各方面的在三重串编程之后一起形成总擦除阈值电压分 布的多个内串和多个外串的另一阈值电压分布；
[0040]图21C示出根据本公开的各方面的在擦除操作结束时一起形成最终擦除阈值电压 分布的多个内串和多个外串的另一阈值电压分布。
具体实施方式
[0041]在以下描述中，阐述细节以提供对本公开的理解。在一些情况下，未详细描述或示 出特定电路、结构和技术以免混淆本公开。
[0042]大体来说，本公开涉及非常适于在许多应用中使用的类型的非易失性存储器设备。 将结合涉及优化存储器装置或设备中的擦除操作以补偿由于例如阻挡氧化物层变薄等 因素而引起的擦除速度变化的一个或多个示例实施例来描述本公开的非易失性存储器 设备和相关联操作方法。然而，提供所公开的特定示例实施例仅仅是为了足够清晰地描 述本专利技术概念、特征、优点和目标以准许本领域的技术人员理解和实践本公开。具体地 说，提供示例实施例使得本公开将是透彻的，并且将向本领域的技术人员充分传达范围。 阐述了许多特定细节，例如特定组件、装置和方法的实例，以提供对本公开的实施例的 透彻理解。对于本领域的技术人员来说显而易见的是，不需要采用特定细节，示例实施 例可以按许多不同形式实施，并且这两者都不应被解释为限制本公开的范围。在一些示 例实施例中，未详细描述众所周知的过程、众所周知的装置结构和众所周知的技术。
[0043]在一些存储器装置中，存储器单元彼此接合，例如接合成块或子块中的NAND串。 每个NAND串包括在一个或多个漏极端选择栅极晶体管(被称为SGD晶体管)与一个 或多个源极端选择栅极晶体管(被称为SGS晶体管)之间串联连接的数个存储器单元， 所述漏极端选择栅极晶体管在NAND串的连接到位线的漏极端上，所述源极端选择栅极 晶体管在NAND串或其它存储器串或一组已连接器存储器单元的连接到源极线的源极 端上。此外，存储器单元可布置有充当控制栅极的共同控制栅极线(例如，字线)。一 组字线从块的源极侧延伸到块的漏极侧。存储器单元可以其它类型的串连接，并且还可 以其它方式连接。
[0044]在3D存储器结构中，存储器单元可以布置成堆叠中的竖直NAND串，其中所述堆 叠包括交替的导电层和电介质层。导电层充当连接到存储器单元的字线。每个NAND串 可具有
与字线相交以形成存储器单元的柱的形状。
[0045]存储器单元可包含有资格存储用户数据的数据存储器单元和没有资格存储用户数 据的虚设或非数据存储器单元。虚设存储器单元可具有与数据存储器单元相同的构造， 但被控制器视为没有资格存储包含用户数据的任何类型的数据。虚设字线连接到虚设存 储器单元。可在存储器单元串的漏极端和/或源极端处提供一个或多个虚设存储器单元， 以实现沟道电压梯度的逐渐过渡。
[0046]在一些3D存储器结构中，存储器单元布置成堆叠中的竖直NAND串(或其它数组 已连接存储器单元)，其中所述堆叠包括交替的导电层和电介质层。在此结构中，导电 层充当连接到存储器单元的字线。此外，存储器单元可以由阻挡氧化物、电荷捕获材料、 隧穿氧化物和沟道多晶硅的环形层形成，所述环形层在堆叠中延伸。阻挡氧化物层将电 荷捕获层与字线分开，从而阻止电荷捕获层中的电荷到达字线。
[0047]所述层可同心地布置。每个NAND串可具有与字线相交以形成存储器单元的柱的形 状。
[0048]每个存储器单元可根据基于其数据状态的编程命令中的写入数据与数据状态相关 联，存储器单元将保持在已擦除状态或被编程为已编程数据状态。例如，每单元一位的 存储器装置也被称为SLC或单层级单元，在所述每单元一位的存储器装置中存在两个数 据状态，包含已擦除状态和已编程状态。MLC或多层级单元作为多位存储器单元而每单 元存储两个或更多个位。例如，在每单元两位的存储器装置中，存在四个数据状态，包 含已擦除状态以及被称为A、B和C数据状态的三个更高数据状态(参见图7)。在每单 元三位的存储器装置中，存在八个数据状态，包含已擦除状态和被称为A
‑
G数据状态的 七个更高数据状态。在每单元四位的存储器装置中，存在十六个数据状态，包含已擦除 状态(S0)和十五个更高数据状态(S0
‑
S15)。
[0049]编程操作可使用一组增大的编程电压或脉冲，所述编程电压或脉冲在一个或多个编 程遍次中的相应编程循环或编程验证迭代中被施加到字线。
[0050]可在每个编程电压之后执行验证测试以确定存储器单元是否已经完成编程。验证测 试可涉及将已分配数据状态的验证电压施加到选定字线，同时感测电路确定连接到字线 的单元是处于导电状态还是非导电状态。与在读取操作中一样，将未选定字线的电压设 置为足够高以将未选定存储器单元置于强导电状态的读取通过电压，以避免干扰对选定 存储器单元的感测。如果存储器单元处于非导电状态，则存储器单元的阈值电压(Vth、 Vt或V
TH
)超过控制栅极电压，并且存储器单元已达到已分配数据状态。由此完成对存 储器单元的编程，并且可以锁定所述存储器单元以防止进一步编程，同时在后续的编程 循环中继续对其它存储器单元进行编程。
[0051]在对存储器单元进行编程之后，可在读取操作中读回数据。读取操作可涉及将一系 列读取电压施加到字线，同时感测电路确定连接到字线的单元是处于导电状态还是非导 电状态。如果存储器单元处于非导电状态，则存储器单元的阈值电压Vth超过读取电压。 将读取电压设置为处于预期介于邻近数据状态的阈值电压电平之间的电平。在读取操作 期间，将未选定字线的电压设置为足够高以将未选定存储器单元置于强导电状态的读取 通过电压，以避免干扰对选定存储器单元的感测。
[0052]擦除操作涉及将存储器单元从已编程状态转变成已擦除状态。在擦除操作期间，
期 望将每个存储器单元的阈值电压Vth降低到低于表示已擦除数据状态的擦除验证电平。 擦除操作可包含数个擦除循环，其中每个循环包括擦除部分，之后是验证部分。在擦除 部分中，向块施加电压，以向块的存储器单元提供正本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器设备，其包括：存储器单元的块，所述存储器单元中的每一个连接到多个字线中的一个并且布置成串，并且被配置成保持对应于多个数据状态中的一个的阈值电压并且在擦除操作中被擦除；以及控制电路，其耦合到所述字线和所述串并且被配置成：识别所述串中与所述串中的其它串相比具有更快的相对擦除速度的数个串，并且在所述擦除操作期间，提高与所述串中具有所述更快的相对擦除速度的所述数个串相关联的所述存储器单元的所述阈值电压，而不提高与所述串中的所述其它串相关联的所述存储器单元的所述阈值电压。2.根据权利要求1所述的存储器设备，其中所述多个字线水平延伸穿过所述块并彼此竖直间隔开，并且所述串正交于所述多个字线竖直延伸穿过所述块，所述块限定沿着所述块竖直延伸的相对边缘，所述串包含在水平上更靠近所述相对边缘安置的多个外串和相比于所述多个外串在水平上更远离所述相对边缘的多个内串，并且所述控制电路进一步被配置成在所述擦除操作期间将预定编程电压施加到所述多个字线时选择所述多个内串并且不选择所述多个外串。3.根据权利要求2所述的存储器设备，其中所述串中的每一个包含串联连接在至少一个漏极端选择栅极晶体管与至少一个源极端选择栅极晶体管之间的所述存储器单元，所述漏极端选择栅极晶体管在所述串中的所述每一个的连接到位线的漏极端上，所述源极端选择栅极晶体管在所述串中的所述每一个的连接到源极线的源极端上，并且所述控制电路进一步被配置成：通过将选择电压施加到与所述多个内串中的每一个相关联的所述至少一个漏极端选择栅极晶体管来选择所述多个内串；并且通过将不选择电压施加到与所述多个外串中的每一个相关联的所述至少一个漏极端选择栅极晶体管而不选择所述多个外串。4.根据权利要求2所述的存储器设备，其中在所述擦除操作期间，所述控制电路进一步被配置成：响应于接收到擦除命令，将擦除电压的第一擦除脉冲施加到所述串，同时将字线擦除电压施加到所述多个字线；将预定编程电压施加到与所述多个内串相关联的所述存储器单元，而不将所述预定编程电压施加到与所述多个外串相关联的所述存储器单元；将所述擦除电压的多个后续擦除脉冲中的一个施加到所述串，同时将所述字线擦除电压施加到所述多个字线；在所述擦除操作的验证部分期间将擦除验证电压施加到所述多个字线中的每一个并进行感测以确定所述存储器单元的所述阈值电压是否低于表示所述多个数据状态中的已擦除数据状态的擦除验证电平；确定与所述阈值电压低于所述擦除验证电平的存储器单元相关联的所述串的数量是否大于通过所述擦除操作的所述验证部分的所述串的预定数量；响应于与所述阈值电压低于所述擦除验证电平的存储器单元相关联的所述串的所述数量不大于通过所述擦除操作的所述验证部分的所述串的所述预定数量，使所述擦除电压
增大增量擦除电压，并返回将所述擦除电压的所述多个后续擦除脉冲中的一个施加到所述串，同时将所述字线擦除电压施加到所述多个字线；并且响应于与所述阈值电压低于所述擦除验证电平的存储器单元相关联的所述串的所述数量大于通过所述擦除操作的所述验证部分的所述串的所述预定数量，结束所述擦除操作。5.根据权利要求2所述的存储器设备，其中所述串中的每一个包括存储器孔，所述存储器孔竖直延伸穿过所述块并且用包含阻挡氧化物层以形成邻近于所述多个字线中的每一个的所述存储器单元的材料填充，并且所述串中的所述数个串与所述串中的其它串相比所述更快的相对擦除速度取决于由于所述阻挡氧化物层的厚度变化而引起的所述串与所述块的所述相对边缘的水平接近度。6.根据权利要求1所述的存储器设备，其中在所述擦除操作期间，所述控制电路进一步被配置成：响应于接收到擦除命令，将擦除电压的第一擦除脉冲施加到所述串，同时将字线擦除电压施加到所述多个字线；选择所述串中具有所述更快的相对擦除速度的所述数个串并且不选择所述串中的所述其它串；将预定编程电压施加到与所述串中具有所述更快的相对擦除速度的所述数个串相关联的所述存储器单元，而不将所述预定编程电压施加到与所述串中的所述其它串相关联的所述存储器单元；将所述擦除电压的多个后续擦除脉冲中的一个施加到所述串，同时将所述字线擦除电压施加到所述多个字线；在所述擦除操作的验证部分期间将擦除验证电压施加到所述多个字线中的每一个并进行感测以确定所述存储器单元的所述阈值电压是否低于表示所述多个数据状态中的已擦除状态的擦除验证电平；确定与所述阈值电压低于所述擦除验证电平的存储器单元相关联的所述串的数量是否大于通过所述擦除操作的所述验证部分的所述串的预定数量；响应于与所述阈值电压低于所述擦除验证电平的存储器单元相关联的所述串的所述数量不大于通过所述擦除操作的所述验证部分的所述串的所述预定数量，使所述擦除电压增大增量擦除电压，并返回将所述擦除电压的所述多个后续擦除脉冲中的一个施加到所述串，同时将所述字线擦除电压施加到所述多个字线；并且响应于与所述阈值电压低于所述擦除验证电平的存储器单元相关联的所述串的所述数量大于通过所述擦除操作的所述验证部分的所述串的所述预定数量，结束所述擦除操作。7.根据权利要求1所述的存储器设备，其中所述控制电路进一步被配置成：至少将擦除电压的擦除脉冲施加到所述串，同时将字线擦除电压施加到所述多个字线；将至少一个读取电压施加到所述多个字线并对所述串中所述阈值电压高于所述至少一个读取电压的所述存储器单元的数量进行计数；并且基于所述串中所述阈值电压高于所述至少一个读取电压的所述存储器单元的所述数
量而识别所述串中与所述串中的其它串相比具有所述更快的相对擦除速度的所述数个串。8.一种控制器，其与包含存储器单元的块的存储器设备通信，所述存储器单元中的每一个连接到多个字线中的一个并且布置成串，并且被配置成保持对应于多个数据状态中的一个的阈值电压并且在擦除操作中被擦除，所述控制器被配置成：指示所述存储器设备识别所述串中与所述串中的其它串相比具有更快的相对擦除速度的数个串；并且在所述擦除操作期间，指示所述存储器设备提高与所述串中具有所述更快的相对擦除速度的所述数个串相关联的所述存储器单元的所述阈值电压，而不提高与所述串中的所述其它串相关联的所述存储器单元的所述阈值电压。9.根据权利要求8所述的控制器，其中所述多个字线水平延伸穿过所述块并彼此竖直间隔开，并且所述串正交于所述多个字线竖直延伸穿过所述块，所述块限定沿着所述块竖直延伸的相对边缘，所述串包含在水平上更靠近所述相对边缘安置的多个外串和相比于所述多个外串在水平上更远离所述相对边缘的多个内串，并且所述控制器进一步被配置成指示所述存储器设备在所述擦除操作期间将预定编程电压施加到所述多个字线时选择所述多个内串并且不选择所述多个外串。10.根据权利要求9所述的控制器，其中在所述擦除操作期间，所述控制器进一步被配置成：指示所述存储器设备响应于接收到擦除命令而将擦除电压的第一擦除脉冲施加到所述串，同时将字线擦除电压施加到所述多个字线；指示所述存储器设备将预定编程电压施加到与所述多个内串相关联的所述存储器单元，而不将所述预定编程电压施加到与所述多个外串相关联的所述存储器单元；指示所述存储器设备将所述擦除电压的多个后续擦除脉冲中的一个施加到所述串，同时将所述字线擦除电压施加到所述多个字线；指示所述存储器设备在所述擦除操作的验证部分期间将擦除验证电压施加到所述多个字线中的每一个并进行感测以确定所述存储器单元的所述阈值电压是否低于表示所述多个数据状态中的已擦除数据状态的擦除验证电平；确定与所述阈值电压低于所述擦除验证电平的存储器单元相关联的所述串的数量是否大于通过所述擦除操作的所述验证部分的所述串的预定数量；指示所述存储器设备响应于与所述阈值电压低于所述擦除验证电平的存储器单元相关联的所述串的所述数量不大于通过所述擦除操作的所述验证部分的所述串的所述预定数量而使所述擦除电压增大增量擦除电压，并返回将所述擦除电压的所述多个后续擦除脉冲中的一个施加到所述串，同时将所述字线擦除电压施加到所述多个字线；并且响应于与所述阈值电压低于所述擦除验证电平的存储器单元相关联的所述串的所述数量大于通过所述擦除操作的所述验证部分的所述串的所述预定数量，结束所述擦除操作。11.根据权利...

【专利技术属性】
技术研发人员：杨翔，宋毅，武凡琪，
申请(专利权)人：桑迪士克科技有限责任公司，
类型：发明
国别省市：