掩膜结构/硅通孔的制备方法、半导体结构技术

本申请涉及一种掩膜结构/硅通孔的制备方法、半导体结构，其中，掩膜结构的制备方法包括：提供掩膜层；图形化所述掩膜层，以形成图形化掩膜层，其中，所述图形化掩膜层内包括相互独立的第一开口图形及第一图形区域，所述第一开口图形用于限定存储区的位置及形状，所述第一图形区域内形成有第二开口图形，所述第二开口图形用于限定硅通孔的位置及形状。本申请能够避免因芯片功能结构密集导致TSV技术应用受限及钻孔导致的产品良率下降或可靠性降低问题。题。题。

【技术实现步骤摘要】
掩膜结构/硅通孔的制备方法、半导体结构


[0001]本专利技术涉及半导体制造
，特别是涉及掩膜结构/硅通孔的制备方法、半导体结构。

技术介绍

[0002]随着电子产品轻薄化的要求，集成电路装置的封装技术一直朝轻薄化、小型化的方向发展。硅通孔(Through Silicon Via，TSV)是一种让3D芯片封装遵循摩尔定律的互连技术，利用TSV技术可堆叠多片芯片，从而能够有效提高系统的整合度与效能并在单位面积内制作出集积度更高的堆叠芯片组系统。
[0003]TSV的设计概念来源于印刷电路板，通过在硅晶圆上以蚀刻或激光方式在芯片钻出钻孔(via)，再以导电材料如铜、多晶硅或钨等物质填满，使得两个芯片通过TSV中填充的导电材料电性连接。
[0004]然而，传统的TSV形成于芯片制成之后，如果芯片工艺窗口中密集分布有电路功能单元，则很难再进一步布局TSV工艺窗口，使得能够采用TSV技术堆叠的芯片类型有限。并且，由于集成电路芯片的集成度越来越高，体积越来越小，在集成电路芯片上钻孔的难度越来越高，很容易导致制成产品良率下降或可靠性降低。

技术实现思路

[0005]基于此，有必要针对上述
技术介绍
中的问题，提供一种掩膜结构/硅通孔的制备方法、半导体结构，在芯片功能区域定义的过程中，布局TSV区域，以在形成芯片功能结构的过程中，形成或预留TSV区域，避免在芯片制成之后，产生因芯片功能结构密集导致TSV技术应用受限及钻孔导致的产品良率下降或可靠性降低问题。
[0006]为实现上述目的及其他相关目的，本申请的一方面提供一种掩膜结构的制备方法，包括：
[0007]提供掩膜层；
[0008]图形化所述掩膜层，以形成图形化掩膜层，其中，所述图形化掩膜层内包括相互独立的第一开口图形及第一图形区域，所述第一开口图形用于限定存储区的位置及形状，所述第一图形区域内形成有第二开口图形，所述第二开口图形用于限定硅通孔的位置及形状。
[0009]于上述实施例中的掩膜结构的制备方法中，在芯片功能区域定义的过程中，布局TSV区域，使得制备的图形化掩膜层内包括相互独立的第一开口图形及第一图形区域，其中，所述第一开口图形用于限定存储区的位置及形状，所述第一图形区域内形成有第二开口图形，所述第二开口图形用于限定硅通孔的位置及形状。本实施例通过在芯片关键层对应的图形化掩膜层中设置独立的TSV区域图案，例如在形成用于限定存储区的位置及形状的第一开口图形的过程中，形成用于限定硅通孔的位置的第一图形区域，从而能够在利用该图形化掩膜层向晶圆转移图案以形成对应的芯片关键层的过程中，预留出或者同时形成
TSV区域，避免在芯片功能结构制成以后，产生因芯片功能结构密集导致TSV技术应用受限及钻孔导致的产品良率下降或可靠性降低问题。
[0010]在其中一个实施例中，所述掩膜层包括第一子掩膜层；所述图形化掩膜层包括第一子图形化掩膜层；所述图形化所述掩膜层，以形成图形化掩膜层包括：
[0011]于所述第一子掩膜层上形成相互独立的第三开口图形及第二图形区域，以形成所述第一子图形化掩膜层，其中，所述第三开口图形用于限定有源区的位置及形状，所述第二图形区域内形成有第四开口图形，所述第四开口图形在所述掩膜层的上表面的正投影与所述第二开口图形重合，所述第二图形区域在所述掩膜层的上表面的正投影与所述第一图形区域重合。
[0012]于上述实施例中的掩膜结构的制备方法中，通过在形成用于转移有源区图案的第一子图形化掩膜层的过程中，同时在该第一子图形化掩膜层中形成用于限定有源区的位置及形状的第三开口图形及用于限定硅通孔的位置的第二图形区域，其中，第二图形区域内形成有用于限定硅通孔的位置及形状的第四开口图形，从而能够在利用该第一子图形化掩膜层向晶圆转移图案以形成对应的有源区结构的过程中，预留出或者同时形成TSV区域，避免在芯片有源区结构制成以后，产生TSV工艺窗口面积太小及钻孔导致的产品良率下降或可靠性降低问题。
[0013]在其中一个实施例中，所述掩膜层还包括位于所述第一子掩膜层上方的第二子掩膜层；所述图形化掩膜层还包括第二子图形化掩膜层；所述图形化所述掩膜层，以形成图形化掩膜层还包括：
[0014]于所述第二子掩膜层上形成相互独立的第五开口图形及第三图形区域，以形成所述第二子图形化掩膜层，其中，所述第四开口图形用于限定位线的位置及形状，所述第三图形区域内形成有第六开口图形，所述第六开口图形在所述掩膜层的上表面的正投影与所述第二开口图形重合，所述第三图形区域在所述掩膜层的上表面的正投影与所述第一图形区域重合。
[0015]于上述实施例中的掩膜结构的制备方法中，通过在形成用于转移位线图案的第二子图形化掩膜层的过程中，同时在该第二子图形化掩膜层中形成用于限定位线的位置及形状的第五开口图形及用于限定硅通孔的位置的第三图形区域，其中，第三图形区域内形成有用于限定硅通孔的位置及形状的第六开口图形，从而能够在利用该第二子图形化掩膜层向晶圆转移图案以形成对应的位线结构的过程中，预留出或者同时形成TSV区域，避免在芯片位线结构制成以后，产生TSV工艺窗口面积太小及钻孔导致的产品良率下降或可靠性降低问题。
[0016]在其中一个实施例中，所述第一图形区域为正多边形区域；所述第二开口图形在所述掩膜层的上表面的正投影的形状为圆形、椭圆形或正多边形中至少一种。以便于利用第一图形区域实现堆叠层之间的对准，以及便于制备出侧壁应力更小且能够避免产生电流渗漏路径的硅通孔。
[0017]在其中一个实施例中，所述第二图形区域为正方形区域；所述第四开口图形在所述掩膜层的上表面的正投影的形状为边数大于或等于十二的正多边形；所述第四开口图形在所述掩膜层的上表面的正投影的中心点与所述第二图形区域的中心点重合；其中，所述第二图形区域的每条边均与相邻的所述第四开口图形的边平行。通过设置第四开口图形在
掩膜层的上表面的正投影的形状为正十二边形，便于在该正十二边形内形成圆角的硅通孔，以减小硅通孔的侧壁应力及电流渗漏路径；通过设置所述第四开口图形在所述掩膜层的上表面的正投影的中心点与所述第二图形区域的中心点重合，所述第二图形区域的每条边均与相邻的所述第四开口图形的边平行，便于实现堆叠层之间的硅通孔对准。
[0018]在其中一个实施例中，所述第四开口图形在所述掩膜层的上表面的正投影的相互平行的两条边的距离为7.0um
‑
8.5um，以制备直径符合预设要求的硅通孔。
[0019]在其中一个实施例中，所述第二图形区域的每一条边与相邻且平行的所述第四开口图形的边的距离为15.0um
‑
15.3um，以保证硅通孔远离芯片功能结构密集区域，避免产生因TSV导致的产品良率下降或可靠性降低问题。
[0020]在其中一个实施例中，所述掩膜层还包括位于所述第二子掩膜层远离所述第一子掩膜层一侧的第三子掩膜层；所述图形化掩膜层还包括第三子图形化掩膜层；所述图形化所述掩膜层，以形成图形化掩膜层还包括：
[002本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种掩膜结构的制备方法，其特征在于，包括：提供掩膜层；图形化所述掩膜层，以形成图形化掩膜层，其中，所述图形化掩膜层内包括相互独立的第一开口图形及第一图形区域，所述第一开口图形用于限定存储区的位置及形状，所述第一图形区域内形成有第二开口图形，所述第二开口图形用于限定硅通孔的位置及形状。2.根据权利要求1所述的掩膜结构的制备方法，其特征在于，所述掩膜层包括第一子掩膜层；所述图形化掩膜层包括第一子图形化掩膜层；所述图形化所述掩膜层，以形成图形化掩膜层包括：于所述第一子掩膜层上形成相互独立的第三开口图形及第二图形区域，以形成所述第一子图形化掩膜层，其中，所述第三开口图形用于限定有源区的位置及形状，所述第二图形区域内形成有第四开口图形，所述第四开口图形在所述掩膜层的上表面的正投影与所述第二开口图形重合，所述第二图形区域在所述掩膜层的上表面的正投影与所述第一图形区域重合。3.根据权利要求2所述的掩膜结构的制备方法，其特征在于，所述掩膜层还包括位于所述第一子掩膜层上方的第二子掩膜层；所述图形化掩膜层还包括第二子图形化掩膜层；所述图形化所述掩膜层，以形成图形化掩膜层还包括：于所述第二子掩膜层上形成相互独立的第五开口图形及第三图形区域，以形成所述第二子图形化掩膜层，其中，所述第四开口图形用于限定位线的位置及形状，所述第三图形区域内形成有第六开口图形，所述第六开口图形在所述掩膜层的上表面的正投影与所述第二开口图形重合，所述第三图形区域在所述掩膜层的上表面的正投影与所述第一图形区域重合。4.根据权利要求2或3所述的掩膜结构的制备方法，其特征在于，所述第一图形区域为正多边形区域；所述第二开口图形在所述掩膜层的上表面的正投影的形状为圆形、椭圆形或正多边形中至少一种。5.根据权利要求4所述的掩膜结构的制备方法，其特征在于，所述第二图形区域为正方形区域；所述第四开口图形在所述掩膜层的上表面的正投影的形状为边数大于或等于十二的正多边形；所述第四开口图形在所述掩膜层的上表面的正投影的中心点与所述第二图形区域的中心点重合；其中，所述第二图形区域的每条边均与相邻的所述第四开口图形的边平行。6.根据权利要求5所述的掩膜结构的制备方法，其特征在于，所述第四开口图形在所述掩膜层的上表面的正投影的相互平行的两条边的距离为7.0um
‑
8.5um。7.根据权利要求6所述的掩膜结构的制备方法，其特征在于，所述第二图形区域的每一条边与相邻且平行的所述第四开口图形的边的距离为15.0um
‑
15.3um。8.根据权利要求3所述的掩膜结构的制备方法，其特征在于，所述掩膜层还包括位于所述第二子掩膜层远离所述第一子掩膜层一侧的第三子掩膜层；所述图形化掩膜层还包括第三子图形化掩膜层；所述图形化所述掩膜层，以形成图形化掩膜层还包括：
于所述第三子掩膜层上形成相互独立的第七开口图形及第四图形区域，以形成所述第三子图形化掩膜层，其中，所述第七开口图形用于限定电容接触沟槽的位置及形状，所述第四图形区域内形成有第八开口图形，所...

【专利技术属性】
技术研发人员：李宗翰，韩清华，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：