一种平面型功率MOS器件及其制备方法技术

本申请属于半导体技术领域，提供了一种平面型功率MOS器件及其制备方法，平面型功率MOS器件包括：半导体衬底、N型阱区、P型阱区、栅极氧化层、栅极金属层、源极区、P型掺杂区、隔离区、漏极区以及栅极冗余区、漏极冗余区、源极冗余区中的至少一项。通过在平面型功率MOS器件中设置栅极冗余区、漏极冗余区、源极冗余区中的至少一项；使得平面型功率MOS器件边缘区域的击穿效应大大减小，减小平面型功率器件的电场和应力，并且，由于栅极冗余区、漏极冗余区、源极冗余区只是设置在平面型功率MOS器件的边缘区域，所以同时保留了平面型功率MOS器件中间区域的性能，最大限度地保留了器件的性能，同时提升了功率MOS器件的耐压能力。同时提升了功率MOS器件的耐压能力。同时提升了功率MOS器件的耐压能力。

【技术实现步骤摘要】
一种平面型功率MOS器件及其制备方法


[0001]本申请属于半导体
，尤其涉及一种平面型功率MOS器件及其制备方法。

技术介绍

[0002]普通的MOSFET只适合于漏极和源极击穿电压较低的情况，实际中一般电压限制在10V～30V的情况，这主要受到普通MOSFET结构的限制，首先在高漏源电压的应用当中需要的沟道长度很长，而沟道长度的增加又会带来不可接受的沟道电阻，更增加了器件面积；其次如漏源电压越高漏极和源极界面处栅氧化层处的电场强度越强，这就要求具有更厚的栅氧化层，从而对器件的阈值电压产生严重的影响。
[0003]但是，在现在的功率MOS器件小型化的趋势下，只是单纯的依靠增加漏极与源极的距离来提升功率MOS器件的耐压性能极大的限制了功率MOS器件的发展。
[0004]由此可见，现有的平面型功率MOS器件存在体积较大，耐压性能差的问题。

技术实现思路

[0005]为了解决上述技术问题，本申请实施例提供了一种平面型功率MOS器件及其制备方法，可以解决现有的平面型功率MOS器件存在体积较大，耐压性能差的问题。<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种平面型功率MOS器件，其特征在于，所述平面型功率MOS器件包括：半导体衬底；N型阱区和P型阱区，所述N型阱区和P型阱区接触，且均位于所述半导体衬底上；栅极氧化层，位于所述N型阱区和所述P型阱区上；栅极金属层，位于所述栅极氧化层上；源极区和P型掺杂区，所述源极区和所述P型掺杂区设于所述P型阱区上，且所述源极区与所述栅极氧化层接触，所述P型掺杂区与所述源极区接触；隔离区和漏极区，所述隔离区和所述漏极区设于所述N型阱区上，且所述隔离区设于所述漏极区与所述栅极氧化层之间；以及栅极冗余区、漏极冗余区、源极冗余区中的至少一项；所述栅极冗余区设于所述栅极氧化层上且位于所述栅极金属层两端；其中，所述栅极冗余区的材料与所述栅极金属层的材料不同；所述漏极冗余区设于所述N型阱区上且位于所述漏极区两端，且分别与所述漏极区和所述隔离区接触；其中，所述漏极冗余区的材料与所述漏极区的材料不同；所述源极冗余区设于所述P型阱区上且位于所述源极区两端，且分别与所述源极区和所述P型掺杂区接触；其中，所述源极冗余区的材料与所述源极区的材料不同。2.如权利要求1所述的平面型功率MOS器件，其特征在于，所述平面型功率MOS器件还包括：反型层，所述反型层设于所述N型阱区与所述漏极区之间，且所述反型层与所述隔离区接触；其中，所述反型层的掺杂类型与所述漏极区的掺杂类型不同。3.如权利要求1所述的平面型功率MOS器件，其特征在于，所述栅极冗余区包括：第一栅极冗余单元和第二栅极冗余单元；其中，所述第一栅极冗余单元设于所述栅极金属层的第一端，所述第二栅极冗余单元设于所述栅极金属层的第二端，且所述第一栅极冗余单元和所述第二栅极冗余单元互不接触。4.如权利要求1所述的平面型功率MOS器件，其特征在于，所述漏极冗余区包括：第一漏极冗余单元和第二漏极冗余单元；其中，所述第一漏极冗余单元设于所述漏极区的第一端，所述第二漏极冗余单元设于所述漏极区的第二端，且所述第一漏极冗余单元和所述第二漏极冗余单元互不接触。5.如权利要求1所述的平面型功率MOS器件，其特...

【专利技术属性】
技术研发人员：黄汇钦，吴龙江，
申请(专利权)人：天狼芯半导体成都有限公司，
类型：发明
国别省市：