一种金属氧化物半导体场效应晶体管及其制造方法技术

本申请实施例提供了一种金属氧化物半导体场效应晶体管及其制造方法，包括第一导电类型掺杂衬底、第一导电类型掺杂漂移层和功能层，功能层包括两个区域，分别为第一区和第二区，第一区包括第二导电类型掺杂屏蔽区、第二导电类型掺杂沟道区和第一导电类型掺杂表面区，第二导电类型掺杂屏蔽区与第二导电类型掺杂沟道区交叠，第二导电类型掺杂屏蔽区位于第二导电类型掺杂沟道区靠近第一导电类型掺杂衬底的一侧，即第二导电类型掺杂屏蔽区位于第二导电类型掺杂沟道区下侧，能够降低金属氧化物半导体场效应晶体管MOSFEET中位于栅极下的栅极氧化物的电场，提高MOSFEET器件的可靠性。提高MOSFEET器件的可靠性。提高MOSFEET器件的可靠性。

【技术实现步骤摘要】
一种金属氧化物半导体场效应晶体管及其制造方法


[0001]本专利技术涉及半导体器件领域，特别涉及一种金属氧化物半导体场效应晶体管及其制造方法。

技术介绍

[0002]随着半导体技术的快速发展，对于金属氧化物半导体场效应晶体管(Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor，MOSFET)的研究也越来越多。目前基于碳化硅(SiC)衬底的MOSFET器件存在较大的应用潜力，受到了多方关注。
[0003]基于碳化硅(SiC)衬底的MOSFET器件包括横向结构器件和纵向结构器件，其中纵向结构器件的源极和栅极位于器件的顶部，漏极位于器件底部。但是该结构的MOSFET器件存在可靠性问题。
[0004]因此，现在亟需一种具有高可靠性的MOSFET器件。

技术实现思路

[0005]有鉴于此，本申请的目的在于提供一种金属氧化物半导体场效应晶体管及其制造方法，该金属氧化物半导体场效应晶体管具有高可靠性。
[0006]为实现上述目的，本申请有如下技术方案：
[0007]本申请实施例提供一种金属氧化物半导体场效应晶体管MOSFET，包括：
[0008]第一导电类型掺杂衬底；
[0009]第一导电类型掺杂漂移层，位于所述第一导电类型掺杂衬底的一侧表面；
[0010]功能层，位于所述第一导电类型掺杂漂移层远离所述第一导电类型掺杂衬底的一侧表面，所述功能层包括第一区和第一导电类型掺杂的第二区，所述第一区位于所述第二区外侧；
[0011]其中，第一区包括第二导电类型掺杂屏蔽区、第二导电类型掺杂沟道区和第一导电类型掺杂表面区，所述第二导电类型掺杂沟道区包围所述第一导电类型掺杂表面区，所述第二区、所述第二导电类型掺杂沟道区和所述第一导电类型掺杂表面区远离所述第一导电类型掺杂衬底的一侧表面齐平；所述第二导电类型掺杂屏蔽区位于所述第二导电类型掺杂沟道区靠近所述第一导电类型掺杂衬底的一侧，所述第二导电类型掺杂屏蔽区与所述第二导电类型掺杂沟道区交叠。
[0012]可选地，所述第二导电类型掺杂沟道区靠近所述第二区的表面与所述第二导电类型掺杂屏蔽区靠近所述第二区的表面不齐平。
[0013]可选地，所述第二导电类型掺杂沟道区靠近所述第二区的表面与所述第二导电类型掺杂屏蔽区靠近所述第二区的表面不平行。
[0014]可选地，所述第二导电类型掺杂屏蔽区靠近所述第一导电类型掺杂衬底的一侧表面和所述第一导电类型掺杂漂移层远离所述第一导电类型掺杂衬底的一侧表面不接触。
[0015]可选地，所述第二导电类型掺杂屏蔽区远离所述第一导电类型掺杂衬底的一侧表
面和所述第二导电类型掺杂沟道区远离所述第一导电类型掺杂衬底的一侧表面不齐平。
[0016]可选地，所述第二导电类型掺杂屏蔽区是利用沟道注入和/或离子注入形成的。
[0017]可选地，所述第二区的掺杂浓度大于所述第一导电类型掺杂漂移层的掺杂浓度。
[0018]可选地，还包括：
[0019]栅氧化层，位于所述功能层远离所述第一导电类型掺杂衬底的一侧表面；
[0020]栅极，所述栅极被所述栅氧化层包围；
[0021]源极，位于所述功能层远离所述第一导电类型掺杂衬底的一侧表面并且包围所述栅氧化层；
[0022]漏极，位于所述第一导电类型掺杂衬底不覆盖有所述第一导电类型掺杂漂移层的一侧表面。
[0023]本申请实施例提供一种金属氧化物半导体场效应晶体管MOSFET的制造方法，所述方法包括：
[0024]在第一导电类型掺杂衬底的一侧表面上形成第一导电类型掺杂漂移层；
[0025]在所述第一导电类型掺杂漂移层上形成第一导电类型掺杂的结型场效应管JFET层；
[0026]对所述JFET层进行第二导电类型掺杂，依次形成第二导电类型掺杂屏蔽区和第二导电类型掺杂沟道区；所述第二导电类型掺杂屏蔽区位于所述第二导电类型掺杂沟道区靠近所述第一导电类型掺杂衬底的一侧，所述第二导电类型掺杂屏蔽区与所述第二导电类型掺杂沟道区交叠；
[0027]对所述第二导电类型掺杂沟道区进行第一导电类型掺杂，形成第一导电类型掺杂表面区；所述第二导电类型掺杂沟道区包围所述第一导电类型掺杂表面区，所述第二导电类型掺杂沟道区和所述第一导电类型掺杂表面区远离所述第一导电类型掺杂衬底的一侧表面齐平。
[0028]可选地，所述对所述JFET层进行第二导电类型掺杂的工艺为沟道注入和/或离子注入。
[0029]本申请实施例提供了一种金属氧化物半导体场效应晶体管，包括第一导电类型掺杂衬底和位于第一导电类型掺杂衬底上的第一导电类型掺杂漂移层，在第一导电类型掺杂漂移层上形成有功能层，功能层包括两个区域，分别为第一区和位于第一区内侧的第二区，第一区包括第二导电类型掺杂屏蔽区、第二导电类型掺杂沟道区和第一导电类型掺杂表面区，第二导电类型掺杂沟道区包围第一导电类型掺杂表面区，第二区、第二导电类型掺杂沟道区和第一导电类型掺杂表面区远离第一导电类型掺杂衬底的一侧表面齐平，第二导电类型掺杂屏蔽区与第二导电类型掺杂沟道区交叠，第二导电类型掺杂屏蔽区位于第二导电类型掺杂沟道区靠近第一导电类型掺杂衬底的一侧，即第二导电类型掺杂屏蔽区位于第二导电类型掺杂沟道区下侧，能够降低金属氧化物半导体场效应晶体管MOSFEET中位于栅极下的栅极氧化物的电场，提高MOSFEET器件的可靠性。
附图说明
[0030]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请
的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
[0031]图1示出了一种垂直双扩散金属氧化物半导体场效应管的结构示意图；
[0032]图2示出了本申请实施例提供的一种金属氧化物半导体场效应晶体管MOSFET的结构示意图；
[0033]图3
‑
图5示出了本申请实施例提供的另外多种金属氧化物半导体场效应晶体管MOSFET的结构示意图；
[0034]图6示出了本申请实施例提供的沟道注入的示意图；
[0035]图7示出了本申请实施例提供的一种金属氧化物半导体场效应晶体管MOSFET的制造方法的流程图；
[0036]图8
‑
图12示出了根据本申请实施例提供的制造方法制造金属氧化物半导体场效应晶体管MOSFET的结构示意图；
[0037]图13示出了本申请实施例提供的一种Ron
‑
Eox曲线关系图。
具体实施方式
[0038]为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。
[0039]在下面的描述中阐述了很多具体细节以便于本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种金属氧化物半导体场效应晶体管MOSFET，其特征在于，包括：第一导电类型掺杂衬底；第一导电类型掺杂漂移层，位于所述第一导电类型掺杂衬底的一侧表面；功能层，位于所述第一导电类型掺杂漂移层远离所述第一导电类型掺杂衬底的一侧表面，所述功能层包括第一区和第一导电类型掺杂的第二区，所述第一区位于所述第二区外侧；其中，第一区包括第二导电类型掺杂屏蔽区、第二导电类型掺杂沟道区和第一导电类型掺杂表面区，所述第二导电类型掺杂沟道区包围所述第一导电类型掺杂表面区，所述第二区、所述第二导电类型掺杂沟道区和所述第一导电类型掺杂表面区远离所述第一导电类型掺杂衬底的一侧表面齐平；所述第二导电类型掺杂屏蔽区位于所述第二导电类型掺杂沟道区靠近所述第一导电类型掺杂衬底的一侧，所述第二导电类型掺杂屏蔽区与所述第二导电类型掺杂沟道区交叠。2.根据权利要求1所述的MOSFET，其特征在于，所述第二导电类型掺杂沟道区靠近所述第二区的表面与所述第二导电类型掺杂屏蔽区靠近所述第二区的表面不齐平。3.根据权利要求2所述的MOSFET，其特征在于，所述第二导电类型掺杂沟道区靠近所述第二区的表面与所述第二导电类型掺杂屏蔽区靠近所述第二区的表面不平行。4.根据权利要求1所述的MOSFET，其特征在于，所述第二导电类型掺杂屏蔽区靠近所述第一导电类型掺杂衬底的一侧表面和所述第一导电类型掺杂漂移层远离所述第一导电类型掺杂衬底的一侧表面不接触。5.根据权利要求1所述的MOSFET，其特征在于，所述第二导电类型掺杂屏蔽区远离所述第一导电类型掺杂衬底的一侧表面和所述第二导电类型掺杂沟道区远离所述第一导电类型掺杂衬底的一侧表面不齐平。6.根据权利要求1
‑
5任意一项所述...

【专利技术属性】
技术研发人员：魏进，崔家玮，杨俊杰，
申请(专利权)人：北京大学，
类型：发明
国别省市：