半导体存储装置及其形成方法制造方法及图纸

一种半导体存储装置及其形成方法，其中所述半导体存储装置，包括：衬底；悬浮于所述衬底上方的纳米线结构，所述纳米线结构包括沟道区和分别位于沟道区两端的源区和漏区，所述漏区的尺寸小于源区的尺寸，所述源区、漏区和沟道区的掺杂类型相同；环绕所述沟道区的字线结构；与所述漏区连接的位线，与所述源区连接的电容结构。所述半导体存储装置中特定结构的无结型场效应晶体管处于关态时，减小沟道区到漏区的漏电流。区的漏电流。区的漏电流。

【技术实现步骤摘要】
半导体存储装置及其形成方法


[0001]本专利技术涉及存储器领域，尤其涉及一种半导体存储装置及其形成方法。

技术介绍

[0002]动态随机存取存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管，晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连，字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。
[0003]现有的动态随机存取存储器(DRAM)中的晶体管在关闭状态下仍存在漏电流的问题。

技术实现思路

[0004]本申请一些实施例提供了一种半导体存储装置，包括：
[0005]衬底；
[0006]悬浮于所述衬底上方的纳米线结构，所述纳米线结构包括沟道区和分别位于沟道区两端的源区和漏区，所述漏区的尺寸小于源区的尺寸，所述源区、漏区和沟道区的掺杂类型相同；
[0007]环绕所述沟道区的字线结构；
[0008]与所述漏区连接的位线，与所述源区连接的电容结构。
[0009]在一些实施例中，所述漏区的尺寸小于所述沟道区的尺寸，所述沟道区的尺寸小于所述源区的尺寸。
[0010]在一些实施例中，所述纳米线结构的尺寸从漏区向源区的方向呈直线状、弧线状或阶梯状逐渐增大。
[0011]在一些实施例中，所述纳米线结构的沟道区、源区和漏区呈不同尺寸的圆柱体形状或者椭圆片状形状。
[0012]在一些实施例中，所述纳米线结构呈“喇叭状”。
[0013]在一些实施例中，所述源区的尺寸为源区的直径，所述漏区的尺寸为漏区的直径，所述源区的直径与所述漏区的直径的差值至少大于10nm。
[0014]在一些实施例中，所述漏区的直径为4nm－20nm，所述源区的直径为15nm－50nm。
[0015]在一些实施例中，所述纳米线结构的材料为Si或者SiGe。
[0016]在一些实施例中，所述纳米线结构的两端通过位于衬底表面的牺牲层支撑使得所述纳米线结构呈水平悬空在衬底上，所述纳米线结构至少为一层。
[0017]在一些实施例中，所述电容结构与所述呈水平悬空的纳米线结构的源区连接。
[0018]在一些实施例中，所述纳米线结构呈竖直悬空在衬底上，所述源区位于所述纳米线结构的上端，所述漏区位于所述纳米线结构的下端，所述漏区与所述衬底接触，并支撑所
述纳米线结构，使得所述纳米线结构呈竖直悬空在衬底上。
[0019]在一些实施例中，所述电容结构与所述呈竖直悬空的纳米线结构的源区连接。
[0020]在一些实施例中，所述字线结构包括位于所述沟道区表面且环绕所述沟道区的栅介质层和位于所述栅介质层表面且环绕所述沟道区的栅电极。
[0021]本申请另一些实施例还提供了一种半导体存储装置的形成方法，包括：
[0022]提供衬底；
[0023]在所述衬底上形成纳米线结构，所述纳米线结构悬空在所述衬底上，所述纳米线结构包括沟道区和分别位于沟道区两端的源区和漏区，所述漏区的尺寸小于源区的尺寸，所述源区、漏区和沟道区的掺杂类型相同；
[0024]形成环绕所述纳米线结构的沟道区的字线结构，
[0025]制备位线以及电容结构，其中，所述漏区与位线连接，所述源区与电容结构连接。
[0026]在一些实施例中，所述纳米线结构的两端通过位于衬底表面的牺牲层支撑使得所述纳米线结构呈水平悬空在衬底上，所述纳米线结构至少为一层。
[0027]在一些实施例中，所述纳米线结构的形成过程包括：在所述衬底上形成牺牲层和半导体层交替层叠的叠层结构；形成贯穿所述叠层结构的若干平行的沟槽，相邻所述沟槽之间剩余的若干层半导体层形成若干层初始纳米线结构；去除若干层初始纳米线结构之间部分牺牲层，剩余的牺牲层使得所述初始纳米线结构悬空；对所述初始纳米线结构进行刻蚀处理，形成所述纳米线结构，所述纳米线结构包括沟道区和分别位于沟道区两端的源区和漏区，所述漏区的尺寸小于源区的尺寸，且在进行所述刻蚀处理时，刻蚀气体从所述衬底上方与所述衬底呈一锐角的方向输入，使得所述刻蚀气体从所述初始纳米线待形成漏区的一端流向所述初始纳米线待形成源区的一端。
[0028]在一些实施例中，所述刻蚀处理采用的刻蚀气体为氟化氢气体及氨气，所述刻蚀气体的输入方向与所述衬底之间的锐角为30－50度，所述刻蚀气体的流量为1slm－10slm，腔室温度为30－50摄氏度。
[0029]在一些实施例中，所述纳米线结构的形成过程包括：在所述衬底上形成牺牲层和半导体层交替层叠的叠层结构，且所述半导体层的厚度从一端到另一端的厚度逐渐增大；形成贯穿所述叠层结构的若干平行的沟槽，相邻所述沟槽之间剩余的若干层半导体层形成若干层初始纳米线结构，所述初始纳米线结构从一端到另一端的厚度逐渐增大；去除若干层初始纳米线结构之间部分牺牲层，剩余的牺牲层使得所述初始纳米线结构悬空；进行退火处理，使得所述初始纳米线结构的表面圆弧化，形成所述纳米线结构，所述纳米线结构包括沟道区和分别位于沟道区两端的源区和漏区，所述漏区的尺寸小于源区的尺寸。
[0030]在一些实施例中，形成与所述呈水平悬空的纳米线结构的源区连接的电容结构。
[0031]在一些实施例中，所述纳米线结构呈竖直悬空在衬底上，所述源区位于所述纳米线结构的上端，所述漏区位于所述纳米线结构的下端，所述漏区与所述衬底接触，并支撑所述纳米线结构，使得所述纳米线结构呈竖直悬空在衬底上。
[0032]在一些实施例中，所述纳米线结构的形成过程包括：在所述衬底上形成牺牲层；刻蚀所述牺牲层，在所述牺牲层中形成至少一个第一通孔，所述第一通孔下端的尺寸小于所述第一通孔上端的尺寸；在所述第一通孔中填充满半导体材料，形成竖直悬空的纳米线结构，所述纳米线结构下端的尺寸小于所述纳米线结构上端的尺寸；去除所述牺牲层。
[0033]在一些实施例中，形成与所述呈竖直悬空的纳米线结构的源区连接的电容结构。
[0034]在一些实施例中，所述纳米线结构呈“喇叭状”。
[0035]在一些实施例中，所述源区的尺寸为源区的直径，所述漏区的尺寸为漏区的直径，所述源区的直径与所述漏区的直径的差值至少大于10nm。
[0036]在一些实施例中，所述漏区的直径为4nm－20nm，所述源区的直径为15nm－50nm。
[0037]在一些实施例中，所述纳米线结构的沟道区、源区和漏区呈不同尺寸的圆柱体形状或者椭圆片状形状。
[0038]本申请前述一些实施例中的半导体存储装置，包括：衬底；悬浮于所述衬底上方的纳米线结构，所述纳米线结构包括沟道区和分别位于沟道区两端的源区和漏区，所述漏区的尺寸小于源区的尺寸，所述源区、漏区和沟道区的掺杂类型相同；环绕所述沟道区的字线结构；与所述漏区连接的位线，与所述源区连接的电容结构。本申请半导体存储装置的前述特本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储装置，其特征在于，包括：衬底；悬浮于所述衬底上方的纳米线结构，所述纳米线结构包括沟道区和分别位于沟道区两端的源区和漏区，所述漏区的尺寸小于源区的尺寸，所述源区、漏区和沟道区的掺杂类型相同；环绕所述沟道区的字线结构；与所述漏区连接的位线，与所述源区连接的电容结构。2.如权利要求1所述的半导体存储装置，其特征在于，所述漏区的尺寸小于所述沟道区的尺寸，所述沟道区的尺寸小于所述源区的尺寸。3.如权利要求1所述的半导体存储装置，其特征在于，所述纳米线结构的尺寸从漏区向源区的方向呈直线状、弧线状或阶梯状逐渐增大。4.如权利要求1或2所述的半导体存储装置，其特征在于，所述纳米线结构的沟道区、源区和漏区呈不同尺寸的圆柱体形状或者椭圆片状形状。5.如权利要求1或2所述的半导体存储装置，其特征在于，所述纳米线结构呈“喇叭状”。6.如权利要求5所述的半导体存储装置，其特征在于，所述源区的尺寸为源区的直径，所述漏区的尺寸为漏区的直径，所述源区的直径与所述漏区的直径的差值至少大于10nm。7.如权利要求6所述的半导体存储装置，其特征在于，所述漏区的直径为4nm－20nm，所述源区的直径为15nm－50nm。8.如权利要求1所述的半导体存储装置，其特征在于，所述纳米线结构的材料为Si或者SiGe。9.如权利要求1所述的半导体存储装置，其特征在于，所述纳米线结构的两端通过位于衬底表面的牺牲层支撑使得所述纳米线结构呈水平悬空在衬底上，所述纳米线结构至少为一层。10.如权利要求9所述的半导体存储装置，其特征在于，所述电容结构与所述呈水平悬空的纳米线结构的源区连接。11.如权利要求1所述的半导体存储装置，其特征在于，所述纳米线结构呈竖直悬空在衬底上，所述源区位于所述纳米线结构的上端，所述漏区位于所述纳米线结构的下端，所述漏区与所述衬底接触，并支撑所述纳米线结构，使得所述纳米线结构呈竖直悬空在衬底上。12.如权利要求11所述的半导体存储装置，其特征在于，所述电容结构与所述呈竖直悬空的纳米线结构的源区连接。13.如权利要求1所述的半导体存储装置，其特征在于，所述字线结构包括位于所述沟道区表面且环绕所述沟道区的栅介质层和位于所述栅介质层表面且环绕所述沟道区的栅电极。14.一种半导体存储装置的形成方法，其特征在于，包括：提供衬底；在所述衬底上形成纳米线结构，所述纳米线结构悬空在所述衬底上，所述纳米线结构包括沟道区和分别位于沟道区两端的源区和漏区，所述漏区的尺寸小于源区的尺寸，所述源区、漏区和沟道区的掺杂类型相同；形成环绕所述纳米线结构的沟道区的字线结构，
制备位线以及电容结构，其中，所述漏区与位线连接，所述源区与电容结构连接。15.如权利要求14所述的半导体存储装置的形成方法，其特征在于，所述纳米线结构的两端通过位于衬底表面的牺牲层支撑使得所述纳米线结构呈水平悬空在衬底上，所述纳米线结构至少为一层。16.如权利要求15所述的无结场效应晶体管的形成方法，其特征在于，所述纳米线结构的形成过程包括：在所述衬底上形成牺牲层和半导体层交替层叠的叠层结构；形成贯穿所述叠层结构的若干平行的沟槽，相邻所述沟槽之间剩余的若干层半导...

【专利技术属性】
技术研发人员：李敏，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：