电容器阵列结构及制备方法技术

本发明专利技术公开了一种电容器阵列结构及制备方法，电容器阵列结构的制备方法包括：在形成第一电容孔的步骤之后，提供包括依次层叠的第二衬底、第二支撑层及第二牺牲层的键合晶圆，并将键合晶圆键合于叠层结构上，其中，第二牺牲层远离第二支撑层的表面为键合面；形成第二电容孔，第二电容孔至少沿厚度方向贯穿键合晶圆，以暴露出第一电容孔，以使第一电容孔和第二电容孔相连通。采用晶圆键合工艺，有效降低刻蚀电容工艺的难度，使得在降低电容线宽的同时，增加电容高度，提高存储电容的容量和DRAM存储密度。存储密度。存储密度。

【技术实现步骤摘要】
电容器阵列结构及制备方法


[0001]本专利技术涉及芯片制造领域，尤其涉及一种电容器阵列结构及制备方法。

技术介绍

[0002]动态随机存储器(Dynamic Random Access Memory，简称：DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。随着DRAM器件向更高的存储密度发展，降低电容线宽是关键手段。但降低电容线宽的同时，电容大小也将随之降低，引发存储电容相对于位线寄生电容进一步减小，导致存储数据的信号无法分辨。现如今，为了维持电容大小不变，减小存储电容的线宽，采取增加电容高度的策略，但增加电容高度，则会增加刻蚀电容工艺的难度，成为DRAM制成发展的重要研究方向。

技术实现思路

[0003]基于此，有必要针对上述
技术介绍
中的问题，提供一种电容器阵列结构及制备方法，降低刻蚀电容工艺的难度，以实现减小存储电容线宽，增加电容高度。
[0004]为解决上述技术问题，本申请的第一方面提出一种电容器阵列结构，包括：
[0005]半导体结构；
[0006]若干层平行间隔排布的第一支撑层，位于所述半导体结构上；
[0007]第一电容孔，所述第一电容孔至少沿厚度方向贯穿所述第一支撑层，以暴露出所述半导体结构；
[0008]第二支撑层，键合于所述半导体结构上，且与位于顶层的所述第一支撑层具有间距；
[0009]第三支撑层，位于所述第二支撑层上，且与所述第二支撑层具有间距；
[0010]第二电容孔，与所述第一电容孔对应设置，所述第二电容孔至少沿厚度方向贯穿所述第三支撑层及所述第二支撑层，以与所述第一电容孔相连通；
[0011]第一电极层，覆盖所述第一电容孔的侧壁、所述第一电容孔的底部及所述第二电容孔的侧壁；
[0012]电容介质层，覆盖所述第一电极层的表面；
[0013]第二电极层，覆盖所述电容介质层的表面。
[0014]在其中一个实施例中，所述第一电容孔及所述第二电容孔的纵截面形状均为倒梯形，所述第一电容孔的侧壁及所述第二电容孔的侧壁相较于垂直于所述半导体结构上表面的方向倾斜的角度为5
°
～10
°
。
[0015]在其中一个实施例中，所述半导体结构包括第一衬底，所述第一衬底内形成有浅沟槽隔离结构，所述浅沟槽隔离结构在所述第一衬底内隔离出多个呈阵列排布的有源区；所述半导体结构还包括若干条埋入式栅极字线及若干条位线，所述埋入式栅极字线沿第一方向延伸，所述位线沿第二方向延伸，所述第一方向与所述第二方向具有大于0
°
且小于等于90
°
的夹角；各所述有源区均横跨两条所述埋入式栅极字线，各所述有源区内均形成有源
区及漏区，所述源区位于所述有源区横跨的两条所述埋入式栅极字线之间，所述漏区位于所述有源区横跨的两条所述埋入式栅极字线的外侧。
[0016]在其中一个实施例中，所述半导体结构内形成有第一绝缘层，所述第一绝缘层位于所述所述埋入式栅极字线的上表面及所述第一衬底的上表面；所述位线经由位线接触结构与所述源区相连接，所述第一电容孔暴露出所述漏区。
[0017]在其中一个实施例中，所述位线包括由下至上依次层叠的第一导电层、第二导电层及位线绝缘层，所述第一导电层位于所述第一绝缘层的上表面，所述第一导电层经由所述位线接触结构与所述源区相连接。
[0018]在其中一个实施例中，还包括第四支撑层，所述第四支撑层覆盖位于顶层的所述第一支撑层的上表面；所述第二支撑层与第四支撑层之间具有间距。
[0019]本申请的第二方面一种电容器阵列结构的制备方法，包括：
[0020]提供半导体结构；
[0021]于所述半导体结构上形成包括依次上下交替层叠的第一牺牲层及第一支撑层的叠层结构；
[0022]形成第一电容孔，所述第一电容孔至少沿厚度方向贯穿所述叠层结构；
[0023]提供包括依次层叠的第二衬底、第二支撑层及第二牺牲层的键合晶圆；
[0024]将所述键合晶圆键合于所述叠层结构上，其中，所述第二牺牲层远离所述第二支撑层的表面为键合面；
[0025]于所述第二衬底远离所述第二支撑层的表面形成第三支撑层；
[0026]形成第二电容孔，所述第二电容孔至少沿厚度方向贯穿所述键合晶圆，以与所述第一电容孔相连通；
[0027]于所述第一电容孔的侧壁、所述第一电容孔的底部及所述第二电容孔的侧壁形成第一电极层；
[0028]依次去除所述第二衬底、所述第二牺牲层及所述第一牺牲层；
[0029]于所述第一电极层的表面形成电容介质层；
[0030]于所述电容介质层的表面形成第二电极层。
[0031]在其中一个实施例中，形成第一电容孔之后，且提供键合晶圆之前还包括于所述第一电容孔内形成填充牺牲层，所述填充牺牲层填满所述第一电容孔的步骤；形成第二电容孔之后，且形成第一电极层之前还包括去除所述填充牺牲层的步骤。
[0032]在其中一个实施例中，所述第一牺牲层及所述第二牺牲层为氧化硅层，所述填充牺牲层为多晶硅层。
[0033]在其中一个实施例中，所述于所述第一电容孔内形成填充牺牲层之后，且将所述键合晶圆键合于所述叠层结构上之前还包括于所述叠层结构的表面形成第四支撑层的步骤，所述第四支撑层覆盖所述叠层结构的上表面及所述填充牺牲层的上表面；所述第二牺牲层远离所述第二支撑层的表面及所述第四支撑层远离所述第一支撑层的表面为键合面。
[0034]在其中一个实施例中，将所述键合晶圆键合于所述叠层结构上且于所述第二衬底远离所述第二支撑层的表面形成第三支撑层之前，还包括：
[0035]对所述第二衬底进行减薄处理。
[0036]在其中一个实施例中，减薄处理后保留的第二衬底的厚度为所述第一电容孔及所
述第二电容孔总深度的四分之一。
[0037]在其中一个实施例中，所述依次去除所述第二衬底、所述第二牺牲层及所述第一牺牲层，包括：
[0038]于所述第三支撑层的上表面形成图形化掩膜层，所述图形化掩膜层具有多个开口图形，所述开口图形定义出开口的形状及位置；
[0039]基于所述图形化掩膜层刻蚀所述第三支撑层，以于所述第三支撑层内形成第一开口，所述第一开口暴露出位于所述第三支撑层与所述第二支撑层之间的所述第二衬底；
[0040]基于所述第一开口去除所述第二衬底；
[0041]基于所述第一开口于所述第二支撑层内形成第二开口，所述第二开口暴露出所述第二牺牲层；
[0042]去除所述第二牺牲层；
[0043]基于第二开口于所述第四支撑层及所述第一支撑层上形成第三开口，所述第三开口暴露出所述第一牺牲层；
[0044]基于所述第三开口去除所述第一牺牲层。
[0045]在其中一个实施例中，形成第一电容孔之后且于所述第一电容孔内形成填充牺牲层之前，还包括于所述第一电容孔的底部形成保护层的步骤；去除所述填充牺牲层之本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电容器阵列结构，其特征在于，包括：半导体结构；若干层平行间隔排布的第一支撑层，位于所述半导体结构上；第一电容孔，所述第一电容孔至少沿厚度方向贯穿所述第一支撑层，以暴露出所述半导体结构；第二支撑层，键合于所述半导体结构上，且与位于顶层的所述第一支撑层具有间距；第三支撑层，位于所述第二支撑层上，且与所述第二支撑层具有间距；第二电容孔，与所述第一电容孔对应设置，所述第二电容孔至少沿厚度方向贯穿所述第三支撑层及所述第二支撑层，以与所述第一电容孔相连通；第一电极层，覆盖所述第一电容孔的侧壁、所述第一电容孔的底部及所述第二电容孔的侧壁；电容介质层，覆盖所述第一电极层的表面；第二电极层，覆盖所述电容介质层的表面。2.根据权利要求1所述的电容器阵列结构，其特征在于，所述第一电容孔及所述第二电容孔的纵截面形状均为倒梯形，所述第一电容孔的侧壁及所述第二电容孔的侧壁相较于垂直于所述半导体结构上表面的方向倾斜的角度为5
°
～10
°
。3.根据权利要求1所述的电容器阵列结构，其特征在于，所述半导体结构包括第一衬底，所述第一衬底内形成有浅沟槽隔离结构，所述浅沟槽隔离结构在所述第一衬底内隔离出多个呈阵列排布的有源区；所述半导体结构还包括若干条埋入式栅极字线及若干条位线，所述埋入式栅极字线沿第一方向延伸，所述位线沿第二方向延伸，所述第一方向与所述第二方向具有大于0
°
且小于等于90
°
的夹角；各所述有源区均横跨两条所述埋入式栅极字线，各所述有源区内均形成有源区及漏区，所述源区位于所述有源区横跨的两条所述埋入式栅极字线之间，所述漏区位于所述有源区横跨的两条所述埋入式栅极字线的外侧。4.根据权利要求3所述的电容器阵列结构，其特征在于，所述半导体结构内形成有第一绝缘层，所述第一绝缘层位于所述所述埋入式栅极字线的上表面及所述第一衬底的上表面；所述位线经由位线接触结构与所述源区相连接，所述第一电容孔暴露出所述漏区。5.根据权利要求4所述的电容器阵列结构，其特征在于，所述位线包括由下至上依次层叠的第一导电层、第二导电层及位线绝缘层，所述第一导电层位于所述第一绝缘层的上表面，所述第一导电层经由所述位线接触结构与所述源区相连接。6.根据权利要求1至5中任一项所述的电容器阵列结构，其特征在于，还包括第四支撑层，所述第四支撑层覆盖位于顶层的所述第一支撑层的上表面；所述第二支撑层与第四支撑层之间具有间距。7.一种电容器阵列结构的制备方法，其特征在于，包括：提供半导体结构；于所述半导体结构上形成包括依次上下交替层叠的第一牺牲层及第一支撑层的叠层结构；形成第一电容孔，所述第一电容孔至少沿厚度方向贯穿所述叠层结构；提供包括依次层叠的第二衬底、第二支撑层及第二牺牲层的键合晶圆；将所述键合晶圆键合于所述叠层结构上，其中，所述第二牺牲层远离所述第二支撑层
的表面为键...

【专利技术属性】
技术研发人员：郭帅，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：