半导体器件及其制备方法技术

本公开实施例提供了一种半导体器件及其制备方法，该半导体器件包括：第一衬底，包括有源区，有源区包括沿第一方向依次并列排布的第一有源层、沟道层和第二有源层，第一有源层相对靠近第一衬底的第一面；两条字线，穿过有源区，两条字线并列排布且相互隔离，字线沿第二方向延伸，沟道层包括位于两条字线之间的沟道区域，两条字线和沟道区域耦合；位线，位于第一衬底的第一面，位线沿第三方向延伸，且与第一有源层接触；隔离结构，沿第一方向贯穿第二有源层，并将第二有源层分割成相互隔离的两个有源单元，一个有源单元、沟道区域和第一有源层形成一个晶体管；另一个有源单元、沟道区域和第一有源层形成另一个晶体管。第一有源层形成另一个晶体管。第一有源层形成另一个晶体管。

【技术实现步骤摘要】
半导体器件及其制备方法


[0001]本公开涉及半导体
，特别是涉及一种半导体器件及其制备方法。

技术介绍

[0002]随着大数据时代的到来，对计算机的数据处理、存储和传输能力提出了更高的要求。动态随机存取存储器(DRAM，Dynamic Random Access Memory)可作为计算机实时处理数据时的存储介质，对计算机的数据处理速度等起着重要作用，因此，DRAM技术得到了迅猛的发展。
[0003]常见的DRAM单元由一个晶体管(Transistor)和一个电容器(Capacitor)构成1TlC结构。目前市场对DRAM的存储性能和单元尺寸的要求在持续提高，给其设计与制造带来了严峻的挑战。

技术实现思路

[0004]根据本公开的第一个方面，提供了一种半导体器件，包括：
[0005]第一衬底，包括有源区，所述有源区包括沿第一方向依次并列排布的第一有源层、沟道层和第二有源层，所述第一有源层相对靠近所述第一衬底的第一面，所述第一方向垂直于所述第一衬底所在平面；
[0006]两条字线，穿过所述有源区，两条所述字线并列排布且相互隔离，所述字线沿第二方向延伸，所述沟道层包括位于所述两条字线之间的沟道区域，所述两条字线和所述沟道区域耦合，所述第二方向平行于所述第一衬底所在平面；
[0007]位线，位于所述第一衬底的所述第一面，所述位线沿第三方向延伸，且与所述第一有源层接触，所述第三方向平行于所述衬底所在平面，且与所述第二方向相交；
[0008]隔离结构，沿所述第一方向贯穿所述第二有源层，并将所述第二有源层分割成相互隔离的两个有源单元，一个所述有源单元、所述沟道区域和所述第一有源层形成一个晶体管；另一个所述有源单元、所述沟道区域和所述第一有源层形成另一个晶体管。
[0009]根据本公开的第二个方面，提供了一种半导体器件的制备方法，包括：
[0010]提供第一衬底；其中，所述第一衬底内包括有源区；
[0011]在所述有源区内形成沿第一方向依次并列排布的第一有源层、沟道层和第二有源层；其中，所述第一有源层相对靠近所述第一衬底的第一面，所述第一方向垂直于所述第一衬底所在平面；
[0012]形成穿过所述有源区的两条字线；其中，两条所述字线并列排布且相互隔离，所述字线沿第二方向延伸，所述沟道层包括位于所述两条字线之间的沟道区域，所述两条字线和所述沟道区域耦合；所述第二方向平行于所述第一衬底所在平面；
[0013]形成位于所述第一衬底的第一面的位线；其中，所述位线沿第三方向延伸，所述位线与所述第一有源层接触；所述第三方向平行于所述第一衬底所在平面，且与所述第二方向相交；
等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。
[0030]本公开的技术方案可以应用于半导体存储器的设计与制造，例如，常用的DRAM等半导体存储器。DRAM包括呈阵列排布的多个存储单元，存储单元包括一个晶体管和一个电容器，构成1T1C结构。晶体管的栅极与字线(WL)相连，漏极与位线(BL)相连，源极与电容器相连。字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取在电容器中的数据，或者通过位线将数据写入电容器中进行存储。电容器以存储电荷的多少表示数据“1”或“0”，通常以少电荷代表“0”，多电荷代表“1”，反之亦可。
[0031]图1为本公开实施例提供的DRAM的结构示意图。图2为图1所示的DRAM沿A
‑
A线的局部剖视图。参见图1和图2，DRAM包括多个有源区(AA)10和浅槽隔离结构(STI)20，多个有源区10呈阵列排布，并且被浅槽隔离结构20隔离。字线(WL)30沿X方向延伸，并穿过沿X方向并列排布的多个有源区10。位线(BL)40沿Y方向延伸，位线40位于有源区10的顶部并与沿Y方向并列排布的多个有源区10接触。
[0032]进一步地，一个有源区10被并列排布的两条字线30穿过，以在一个有源区10内形成两个并列排布的晶体管，每个晶体管的源极11和漏极12沿Y方向分设于字线30两侧。在一个有源区10内，两个晶体管的漏极12相接触，并与同一位线40连接。第一个晶体管的源极11与一个电容器50连接，第二个晶体管的源极11可与另外一个电容器50连接。具体地，如图2所示，晶体管的源极11和电容器50通过电容接触插塞60连接。
[0033]随着DRAM的集成度提高，如图1和图2所示，沿X方向上相邻两个有源区10之间的间距不断减小，使得一个有源区10上的位线40和另一个有源区10上的电容接触插塞60之间的距离不断减小，从而导致位线40和电容接触插塞60之间的寄生电容不断增大，严重影响存储器与存储单元阵列相关的性能。
[0034]鉴于此，本公开实施例提供了一种半导体器件，用于消除电容接触插塞和位线之间的寄生电容。图3为本公开实施例提供的一种半导体器件的结构示意图，图4a为图3所示的半导体器件沿B
‑
B线的局部剖视示意图，图4b为图4a所示的半导体器件中一个有源区的局部剖视图，图5为图3所示的半导体器件中隔离结构的俯视示意图。如图3至图5所示，该半导体器件，包括：
[0035]第一衬底1000，包括有源区100，有源区100包括沿第一方向依次并列排布的第一有源层110、沟道层120和第二有源层130，第一有源层110相对靠近第一衬底1000的第一面1001，第一方向垂直于第一衬底1000所在平面；
[0036]两条字线200，穿过有源区100，两条字线200并列排布且相互隔离，字线200沿第二方向延伸，沟道层120包括位于两条字线200之间的沟道区域121，两条字线200和沟道区域121耦合，第二方向平行于第一衬底1000所在平面；
[0037]位线300，覆盖于第一衬底1000的第一面1001，位线300沿第三方向延伸，且与第一有源层110接触，第三方向平行于衬底所在平面，且与第二方向相交；
[0038]隔离结构400，沿第一方向贯穿第二有源层130，并将第二有源层130分割成两个有源单元131，一个有源单元131、沟道区域121和第一有源层110形成一个晶体管；另一个有源单元131、沟道区域121和第一有源层110形成另一个晶体管。
[0039]这里，第三方向和第二方向相互垂直，第一方向为Z方向，第二方向为X方向，第三方向为Y方向。在其它一些实施例，第三方向和第二方向也可相交但不垂直，且均平行于第一衬底1000所在平面。
[0040]在一些实施例中，第一衬底1000是半导体衬底。具体地，第一衬底1000的材质可以是硅、锗、硅锗半导体或碳化硅等，也可以是绝缘体上硅(SOI)或者绝缘体上锗(GOI)，或者还可以为其他的材料，例如砷化镓等
Ⅲ‑Ⅴ
族化合物。第一衬底1000还可以根据设计需求注入一定的掺杂离子以改变电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：第一衬底，包括有源区，所述有源区包括沿第一方向依次并列排布的第一有源层、沟道层和第二有源层，所述第一有源层相对靠近所述第一衬底的第一面，所述第一方向垂直于所述第一衬底所在平面；两条字线，穿过所述有源区，两条所述字线并列排布且相互隔离，所述字线沿第二方向延伸，所述沟道层包括位于所述两条字线之间的沟道区域，所述两条字线和所述沟道区域耦合，所述第二方向平行于所述第一衬底所在平面；位线，位于所述第一衬底的所述第一面，所述位线沿第三方向延伸，且与所述第一有源层接触，所述第三方向平行于所述衬底所在平面，且与所述第二方向相交；隔离结构，沿所述第一方向贯穿所述第二有源层，并将所述第二有源层分割成相互隔离的两个有源单元，一个所述有源单元、所述沟道区域和所述第一有源层形成一个晶体管；另一个所述有源单元、所述沟道区域和所述第一有源层形成另一个晶体管。2.根据权利要求1所述的半导体器件，其特征在于，所述有源区包括在所述第三方向相对设置的两端部，两条所述字线相对远离所述沟道区域的侧壁与所述有源区的两端部平齐。3.根据权利要求1所述的半导体器件，其特征在于，所述字线相对靠近所述第一面的一侧与所述沟道层相对靠近所述第一面的一侧平齐，所述字线相对远离所述第一面的一侧与所述沟道层相对远离所述第一面的一侧平齐。4.根据权利要求1所述的半导体器件，其特征在于，所述半导体结构还包括：浅槽隔离结构，包围所述有源区，所述浅槽隔离结构沿所述第一方向具有第一尺寸；介质层，覆盖所述字线的侧壁和所述字线相对远离所述第一面的一侧；字线填充结构，位于所述字线相对靠近所述第一面的一侧；其中，所述字线填充结构相对靠近所述第一面的一侧和所述浅槽隔离结构相对靠近所述第一面的一侧平齐，所述字线填充结构、所述字线和所述介质层沿所述第一方向的尺寸之和为第二尺寸，所述第二尺寸基本等于所述第一尺寸的三分之二。5.根据权利要求1所述的半导体器件，其特征在于，所述隔离结构沿所述第一方向延伸到所述沟道层内；所述隔离结构延伸到所述沟道层内的部分沿所述第一方向具有第三尺寸，所述沟道层沿所述第一方向具有第四尺寸，所述第三尺寸小于或等于所述第四尺寸的五分之一。6.根据权利要求1所述的半导体器件，其特征在于，在垂直于所述第三方向的平面内，所述隔离结构的正投影和所述字线的正投影部分重叠；所述重叠区域沿所述第一方向具有第五尺寸，所述第五尺寸的范围为[15nm，25nm]。7.根据权利要求1所述的半导体器件，其特征在于，所述隔离结构在所述第一面的正投影和所述字线在所述第一面的正投影之间的间距具有第六尺寸，所述第六尺寸的范围为[15nm，25nm]。8.根据权利要求1所述的半导体器件，其特征在于，所述第一衬底包括沿所述第二方向并列排布且相互隔离的多个所述有源区；所述隔离结构沿所述第二方向延伸，且穿过所述多个有源区的所述第二有源层。9.根据权利要求1所述的半导体器件，其特征在于，所述隔离结构在所述沟道层相对靠
近所述第二有源层的表面上的正投影，位于所述沟道区域内。10.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括：第二衬底，位于所述第一衬底的第一面，所述第二衬底包括外围电路，所述外围电路和所述位线、所述字线耦合；和/或，电容器阵列，位于所述第一衬底的第二面，所述电容器阵列包括多个电容器，每个所述有源单元和一个所述电容器耦合，所述第二面和所述第一面相对。11.一种半导体器件的制备方法，其特征在于，包括：提供第一衬底；其中，所述第一衬底内包括有源区；在所述有源区内形成沿第一方向依次并列排布的第一有源层、沟道层和第二有源层；其中，所述第一有源层相对靠近所述第一衬底的第一面，所述第一方向垂直于所述第一衬底所在平面；形成穿过所述有源区的两条字线；其中，两条所述字线并列排布且相互隔离，所述字线沿第二方向...

【专利技术属性】
技术研发人员：林超，黄猛，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：