一种微波集成电路导电互联的制造方法技术

本发明专利技术公开了一种微波集成电路导电互联的制造方法，属于半导体技术领域。该制造方法包括形成以铜为主金属层的步骤。通过本发明专利技术的方法获得的互金属联具有低电阻，高耐化学(腐蚀)性，易于焊接，并且成本比原型显著降低。本发明专利技术中，通过用镍

【技术实现步骤摘要】
一种微波集成电路导电互联的制造方法


[0001]本专利技术属于半导体
，涉及一种微波集成电路导电互联的制造方法。并且可以用于微波与功率集成电路的制造，也可用于制造大功率开关元件，包括导体(互联)和接触垫。

技术介绍

[0002]集成电路是在半导体材料内和覆盖在半导体表面的介电材料内形成的互连的器件集合。以在半导体内形成的器件包括MOS晶体管、双极晶体管、二极管、电容器与电阻器等等。集成电路芯片(IC芯片)构建在一个8英寸或12寸直径的硅晶片上。每个裸片中使用的器件通过在电介质内形成的导体路径相互连接。通常采用两层或多层导体路径，连续层由介电层隔开，用作互连。单个管芯上的器件之间的电信号传播延迟限制了集成电路的性能，即这些延迟限制了集成电路可以处理这些电信号的速度。较大的传播延迟会降低集成电路处理电信号的速度，而较小的传播延迟会提高该速度。因此，集成电路制造一个重要问题就是寻求减少传播延迟的方法。
[0003]信号传播延迟的问题对于微波器件与微波集成电路就更为关键，其金属互联一般都需要采用复合层金属结构，复合层包括一种或多种金属结构。衬底为材料的基底层，其上设置有一个或多个金属化层。衬底可以是半导体、或陶瓷等。
[0004]近年来，已经开发了许多将铜金属化应用于半导体工件的工艺。一种这样的工艺是化学气相沉积(CVD)，其中通过气相铜组合物的热分解和/或反应在阻挡层的表面上形成薄铜膜。CVD工艺可以在各种拓扑剖面上形成保形铜覆盖，但当用于实现整个金属化层时，此类工艺成本高昂。
[0005]形成微波集成电路互联的一种已知方法，包括在预处理衬底上制造辅助金属层，通过光刻与刻蚀制造出具有互联图案的光致抗蚀剂掩模，从电解液中沉积黄金作为主金属层，去除光致抗蚀剂掩模，在沉积的黄金的掩模上蚀刻辅助金属层。该方法的缺点在于将黄金用作为主金属层，导致生产成本增加，并且与铜和银的电阻相比具有相对较高的电阻。所提出的专利技术的目的是保持原型固有互联的高耐腐蚀性和性能的稳定性的同时降低所使用的导电涂层的成本和厚度。
[0006]在微电子器件与集成电路芯片的制造中，特别是在微波集成电路与微波功率器件的制造过程中，多个金属化层的应用是整个制造过程中的一个重要步骤。金属化可用于形成诸如读写之类的分立微电子元件，但更常用于互连形成微波集成电路组件中的元件。在这个领域，如何制造高性能，高可靠与低成本的多层金属互联电路与集成电路组件，已经成为人们十分重视的问题。
[0007]微波集成电路与微波功率器件的金属互联有如下基本要求：
[0008]与微型组件和外部引线的元件提供高质量的接触；
[0009]电阻低(每平方厘米不超过1/10欧姆)；
[0010]与制造微组件其他元素的技术相结合；
[0011]目前没有任何金属可以同时满足上述所有要求。

技术实现思路

[0012]针对现有技术的不足，本专利技术的目的是保持原型固有互联的高耐腐蚀性和性能的稳定性的同时降低所使用的导电涂层的成本和厚度，提高微波集成电路与功率集成电路组件金属互联的可靠性与稳定性。
[0013]本专利技术在于公开一种微波集成电路导电互联的制造方法，包括形成以铜为主金属层的步骤。
[0014]在本专利技术的一些优选的实施方式中，包括以下步骤：
[0015]S11，在衬底上形成辅助金属层；
[0016]S12，通过光刻与刻蚀形成微波集成电路金属互联基本图形；
[0017]S13，在所述钒层上形成铜层，以形成主金属层；
[0018]S14，通过光刻定义金属互联的最终图形；
[0019]S15，刻蚀所述铜层、钒层直至镍层；
[0020]S16，去除光刻掩模，在所述铜层上依次形成镍层和金层。
[0021]在本专利技术的一些优选的实施方式中，所述辅助金属层依次包括钛层、镍层和钒层，优选的，所述钛层为500
‑
1000埃，所述镍层为1000埃，所述钒层为500埃。
[0022]在本专利技术的一些优选的实施方式中，S13中，所述铜层为2
‑
3微米。
[0023]在本专利技术的一些优选的实施方式中，S14中，所述通过光刻定义金属互联的最终图形中，光致抗蚀剂掩模的每一边的宽度比先前的光致抗蚀剂掩模的宽度大1
‑
3微米。
[0024]在本专利技术的一些优选的实施方式中，S16中，所述铜层为0.1微米。
[0025]在本专利技术的一些优选的实施方式中，S16中，所述金层为0.5
‑
0.1微米。
[0026]在本专利技术的一些优选的实施方式中，S11中，通过射频溅射淀积所述辅助金属层。
[0027]在本专利技术的一些优选的实施方式中，S13中，通过电镀形成所述铜层。
[0028]在本专利技术的一些优选的实施方式中，S15中，所述刻蚀为离子刻蚀或湿法刻蚀，优选所述湿法刻蚀的蚀刻剂的组成比例为：(NH4)2S2O
8 125g，H2SO
4 75mL，H2O 0.5L。
[0029]在本专利技术的一些优选的实施方式中，S16中，通过电镀形成所述镍层。
[0030]在本专利技术的一些优选的实施方式中，S16中，通过电镀法沉积所述金层。
[0031]在本专利技术的一些优选的实施方式中，还包括S11之前的对所述衬底进行清洗的步骤，优选清洗剂中，氨溶液、过氧化氢溶液和水的体积比例为1：1：3。
[0032]在本专利技术的一些优选的实施方式中，包括以下步骤：
[0033]S21，在衬底上形成铜金属种子层；
[0034]S22，通过化学镀形成铜层；
[0035]S23，通过光刻与刻蚀工艺形成微波集成电路金属互联的最终图形。
[0036]在本专利技术的一些优选的实施方式中，S01中，所述铜金属种子层为500埃。
[0037]在本专利技术的一些优选的实施方式中，S02中，所述铜层为2微米。
[0038]在本专利技术的一些优选的实施方式中，S02中，使用具有铜络合剂的碱性浴在所述铜金属种子层上通过化学镀的方法淀积所述铜层。
[0039]在本专利技术的一些优选的实施方式中，所述铜络合剂为乙二胺四乙酸、乙二胺四乙
酸二钠盐、乙二胺二钠盐和柠檬酸等多元羧酸或其盐类组成中的至少一种络合剂。
[0040]在本专利技术的一些优选的实施方式中，所述碱性浴的温度为35
‑
65℃。
[0041]在本专利技术的一些优选的实施方式中，S01中，采用了化学镀浴组合物来增强所述铜金属种子层，优选所述组合物为硫酸铜。
[0042]在本专利技术的一些实施方式中，磁控溅射制备薄膜中，通过以下算法模拟仿真：
[0043]Fe＝R
×
N2[0044][0045]E
ijnl
＝E
nl
＝E
ij
[0046][0047][0048]Fe为沉积过程中粒子的沉积速率，R为单位时间内的沉积层的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种微波集成电路导电互联的制造方法，其特征在于，包括形成以铜为主金属层的步骤。2.根据权利要求1所述的制造方法，其特征在于，包括以下步骤：S11，在衬底上形成辅助金属层；S12，通过光刻与刻蚀形成微波集成电路金属互联基本图形；S13，在所述钒层上形成铜层，以形成主金属层；S14，通过光刻定义金属互联的最终图形；S15，刻蚀所述铜层、钒层直至镍层；S16，去除光刻掩模，在所述铜层上依次形成镍层和金层。3.根据权利要求1或2所述的制造方法，其特征在于，S11中，所述辅助金属层依次包括钛层、镍层和钒层，优选的，所述钛层为500
‑
1000埃，所述镍层为1000埃，所述钒层为500埃。4.根据权利要求1
‑
3任一所述的制造方法，其特征在于，S13中，所述铜层为2
‑
3微米；和/或，S14中，所述通过光刻定义金属互联的最终图形中，光致抗蚀剂掩模的每一边的宽度比先前的光致抗蚀剂掩模的宽度大1
‑
3微米；和/或，S16中，所述铜层为0.1微米；和/或，S16中，所述金层为0.5
‑
0.1微米。5.根据权利要求1
‑
4任一所述的制造方法，其特征在于，S11中，通过射频溅射淀积所述辅助金属层；和/或，S13中，通过电镀形成所述铜层；和/或，S15中，所述刻蚀为离子刻蚀或湿法刻蚀，优选所述湿法刻蚀的蚀...

【专利技术属性】
技术研发人员：林和，王尧林，洪学天，赵大国，牛崇实，黄宏嘉，陈宏，
申请(专利权)人：晋芯电子制造山西有限公司晋芯先进技术研究院山西有限公司，
类型：发明
国别省市：