一种用于制造功率集成电路的方法技术

本发明专利技术提出了一种用于制造功率集成电路的方法，包括：在第一类掺杂半导体的硅衬底上生长浓度不同的第二类掺杂半导体的外延层，并在外延层上生产栅极氧化层；根据元器件与集成电路的设计，针对外延层确定不同功能区的第一类掺杂半导体掺杂浓度，根据掺杂浓度在栅极氧化层上进行光刻与离子注入，在外延层上定义不同浓度的第一类掺杂半导体区并通过退火形成低浓度区和高浓度区，在栅极氧化层上通过光刻与刻蚀形成栅极图案；在栅极氧化层上淀积难溶金属层，并在难溶金属层上进行光刻与刻蚀形成不同功能区的欧姆接触窗口；在硅衬底上形成硅化物，淀积欧姆接触金属层，光刻与刻蚀欧姆接触金属层，形成大功率硅集成电路的元器件与电路互联以及电路隔离。路互联以及电路隔离。路互联以及电路隔离。

【技术实现步骤摘要】
一种用于制造功率集成电路的方法


[0001]本专利技术提出了一种用于制造功率集成电路的方法，属于微电子学


技术介绍

[0002]在半导体器件，功率器件与大规模及超大规模集成电路的制造工艺，尤其是集成电路模块的制造工艺中，如何解决器件性能要求的复杂性，包括如何与集成电路与器件设计相结合简化工艺流程，改进多层金属以及多层金属与各种不同特性的绝缘介质层之间的粘附性与机械强度并且减低器件成本，提高器件性能与可靠性是一个关键性的技术难题。
[0003]在现有技术方案制造功率集成电路的方法中，要么是器件功能不全，要么就是器件设计与制造工艺过于复杂，成本消耗较高，特别是如何在功率集成电路的设计与制造中将半导体元器件，即有源元件(元器件)，如金属氧化物半导体场效应器件，双极晶体管等，与无源元件，如电容器，电阻器，电感器等，采用高效率高可靠与低成本的方式集成在一起，因此，本专利技术提出了一种用于制造功率集成电路的方法，通过与器件设计相结合的光刻与刻蚀工艺以及通过多次离子注入与扩散在外延层中形成不同的功能区，进行快速退火，采用多层金属改进金属膜与绝缘膜之间的粘附性，将功率集成电路的中半导体元器件，即有源元件，如金属氧化物半导体场效应器件等，以及无源元件，如电容器、电阻器等，高效高可靠地集成在一起，提高元器件的可制造性，并且降低成本消耗，同时还能够提高元器件性能与增强器件的可靠性。

技术实现思路

[0004]本专利技术提供了一种用于制造功率集成电路的方法，用以解决制造功率集成电路的问题：
[0005]本专利技术提出的一种用于制造功率集成电路的方法，包括：在第一类掺杂半导体的硅衬底上生长浓度不同的第二类掺杂半导体的外延层，并在所述外延层上生产栅极氧化层；根据元器件与集成电路的设计，针对所述第二类掺杂半导体的外延层，确定不同功能区的第一类掺杂半导体掺杂浓度，根据不同功能区的第一类掺杂半导体的掺杂浓度在所述栅极氧化层上进行光刻与离子注入，在所述第二类掺杂半导体的外延层上定义不同浓度的第一类掺杂半导体区；通过退火形成第一类掺杂半导体区的低浓度区和高浓度区，在所述栅极氧化层上通过光刻与刻蚀形成栅极图案；在所述栅极氧化层上淀积难溶金属层，并在所述难溶金属层上进行光刻与刻蚀形成不同功能区的欧姆接触窗口；在所述硅衬底上形成硅化物，淀积欧姆接触金属层，光刻与刻蚀所述欧姆接触金属层，形成大功率硅集成电路的元器件与电路互联以及电路隔离，其中，所述元器件即为所述金属氧化物半导体场效应器件、输入电阻、输出电阻、负载电阻和滤波电容；电路即为所述大功率硅集成电路的设计电路。
[0006]进一步地，在栅极氧化层上淀积难溶金属层时，对所述难溶金属层进行光刻，并一次性定义功能区，所述功能区包括：金属氧化物半导体场效应晶体管区，电容器区，电阻器区和电路连接区，在所述功能区和所述难溶金属层上依次淀积氮化硅膜与氧化硅膜，而且
在形成不同功能区的欧姆接触窗口之后，对所述功能区的欧姆接触窗口进行光刻与刻蚀，并在所述功能区上针对相应硅区形成硅化物，从而在所述硅化物上淀积欧姆接触金属层。
[0007]进一步地，所述制造功率集成电路方法还包括：在第二类掺杂半导体的硅衬底上生长浓度不同的第一类掺杂半导体的外延层，并在所述外延层上生产栅极氧化层；根据元器件与集成电路的设计，针对所述第一类掺杂半导体的外延层，确定不同功能区的第二类掺杂半导体掺杂浓度，根据不同功能区的第二类掺杂半导体的掺杂浓度在所述栅极氧化层上进行光刻与离子注入，在所述第一类掺杂半导体的外延层上定义不同浓度的第二类掺杂半导体区；通过退火形成第二类掺杂半导体区的低浓度区和高浓度区，在所述栅极氧化层上通过光刻与刻蚀形成栅极图案；在所述栅极氧化层上淀积难溶金属层，并在所述难溶金属层上进行光刻与刻蚀形成不同功能区的欧姆接触窗口；在所述硅衬底上形成硅化物，淀积欧姆接触金属层，光刻与刻蚀所述欧姆接触金属层，形成大功率硅集成电路的元器件与电路互联以及电路隔离，其中，所述元器件即为所述金属氧化物半导体场效应器件、输入电阻、输出电阻、负载电阻和滤波电容；电路即为所述大功率硅集成电路的设计电路。
[0008]进一步地，所述第一类掺杂半导体为P型半导体，所述第二类掺杂半导体为N型半导体，所述P型半导体是受主杂质掺杂的空穴导电型半导体，所述N型半导体是施主杂质掺杂的电子导电型半导体。
[0009]进一步地，所述功率集成电路在制造时，包括：
[0010]针对所述P型半导体，在所述P型半导体的硅衬底上依次生长N型半导体的外延层，并在所述N型半导体的外延层上涂敷光刻胶层，根据半导体元器件与集成电路的设计，针对所述N型半导体的外延层确定不同功能区的受主掺杂浓度，按照所述不同功能区的受主掺杂浓度在所述光刻胶层上进行光刻与离子注入，在所述N型半导体的外延层上定义不同浓度的受主掺杂半导体区，去除光刻胶，并通过退火形成受主掺杂半导体的低浓度区和高浓度区；在所述N型半导体的外延层上生长保护性氧化层，在所述氧化层上淀积氮化硅层，在所述氮化硅层上的部分区域进行光刻和刻蚀，形成局域氧化区，去除所述局域氧化层上的氮化硅和保护性氧化硅，在去除氮化硅和保护性氧化硅的局域硅外延层上生长栅极氧化层，在所述栅极氧化层上淀积多晶硅层；通过光刻与刻蚀在所述栅极氧化层与多晶硅层上形成栅极图案，并在刻蚀后形成的栅极氧化层与多晶硅层上依次淀积氧化硅与氮化硅，通过光刻与刻蚀在所述栅极氧化层上形成栅极区侧面保护结构，通过光刻与刻蚀在所述栅极氧化层与多晶硅层上形成多晶硅电阻，淀积氮化硅膜和电容器底层金属，光刻与刻蚀所述电容器底层金属，在所述电容器底层金属上淀积电容介质层，进行光刻与刻蚀定义电容器介质区，淀积欧姆接触与电容顶层金属层，光刻与刻蚀所述欧姆接触与电容顶层金属层，形成大功率硅集成电路的元器件与电路互联以及电路隔离，其中，所述元器件即为所述金属氧化物半导体场效应器件、输入电阻、输出电阻、负载电阻和滤波电容；电路即为所述大功率硅集成电路的设计电路；
[0011]针对所述N型半导体，在所述N型半导体的硅衬底上依次生长P型半导体的外延层，并在所述P型半导体的外延层上涂敷光刻胶层；根据元器件与集成电路的设计，针对所述P型半导体外延层确定不同功能区的施主掺杂浓度，按照所述不同功能区的施主掺杂浓度在所述光刻胶层上进行光刻与离子注入，在所述P型半导体外延层上定义不同浓度的施主掺杂半导体区；去除光刻胶，通过退火形成施主掺杂半导体的低浓度区和高浓度区，在所述P
型半导体外延层生长保护性氧化层，在所述氧化层上淀积氮化硅层，在所述氮化硅层上的部分区域进行光刻和刻蚀，形成局域氧化区，去除所述局域氧化层上的氮化硅和保护性氧化硅，在去除氮化硅和保护性氧化硅的局域硅外延层上生长栅极氧化层，在所述栅极氧化层上淀积多晶硅层；通过光刻与刻蚀在所述栅极氧化层与多晶硅层上形成栅极图案，并在刻蚀后形成的栅极氧化层与多晶硅层上依次淀积氧化硅与氮化硅，通过光刻与刻蚀在所述栅极氧化层上形成栅极区侧面保护结构，通过光刻与刻蚀在所述栅极氧化层与多晶硅层上形成多晶硅电阻，淀积电容器底层金属，光刻本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于制造功率集成电路的方法，其特征在于，所述制造功率集成电路方法包括：在第一类掺杂半导体的硅衬底上生长浓度不同的第二类掺杂半导体的外延层，并在所述外延层上生产栅极氧化层；根据元器件与集成电路的设计，针对所述第二类掺杂半导体的外延层，确定不同功能区的第一类掺杂半导体掺杂浓度，根据不同功能区的第一类掺杂半导体的掺杂浓度在所述栅极氧化层上进行光刻与离子注入，在所述第二类掺杂半导体的外延层上定义不同浓度的第一类掺杂半导体区；通过退火形成第一类掺杂半导体区的低浓度区和高浓度区，在所述栅极氧化层上通过光刻与刻蚀形成栅极图案；在所述栅极氧化层上淀积难溶金属层，并在所述难溶金属层上进行光刻与刻蚀形成不同功能区的欧姆接触窗口；在所述硅衬底上形成硅化物，淀积欧姆接触金属层，光刻与刻蚀所述欧姆接触金属层，形成大功率硅集成电路的元器件与电路互联以及电路隔离，其中，所述元器件即为所述金属氧化物半导体场效应器件、输入电阻、输出电阻、负载电阻和滤波电容；电路即为所述大功率硅集成电路的设计电路。2.根据权利要求1所述的制造功率集成电路的方法，其特征在于，在栅极氧化层上淀积难溶金属层时，对所述难溶金属层进行光刻，并一次性定义功能区，所述功能区包括：金属氧化物半导体场效应晶体管区，电容器区，电阻器区和电路连接区，在所述功能区和所述难溶金属层上依次淀积氮化硅膜与氧化硅膜，而且在形成不同功能区的欧姆接触窗口之后，对所述功能区的欧姆接触窗口进行光刻与刻蚀，并在所述功能区上针对相应硅区形成硅化物，从而在所述硅化物上淀积欧姆接触金属层。3.根据权利要求2所述的制造功率集成电路的方法，其特征在于，所述制造功率集成电路方法还包括：在第二类掺杂半导体的硅衬底上生长浓度不同的第一类掺杂半导体的外延层，并在所述外延层上生产栅极氧化层；根据元器件与集成电路的设计，针对所述第一类掺杂半导体的外延层，确定不同功能区的第二类掺杂半导体掺杂浓度，根据不同功能区的第二类掺杂半导体的掺杂浓度在所述栅极氧化层上进行光刻与离子注入，在所述第一类掺杂半导体的外延层上定义不同浓度的第二类掺杂半导体区；通过退火形成第二类掺杂半导体区的低浓度区和高浓度区，在所述栅极氧化层上通过光刻与刻蚀形成栅极图案；在所述栅极氧化层上淀积难溶金属层，并在所述难溶金属层上进行光刻与刻蚀形成不同功能区的欧姆接触窗口；在所述硅衬底上形成硅化物，淀积欧姆接触金属层，光刻与刻蚀所述欧姆接触金属层，形成大功率硅集成电路的元器件与电路互联以及电路隔离，其中，所述元器件即为所述金属氧化物半导体场效应器件、输入电阻、输出电阻、负载电阻和滤波电容；电路即为所述大功率硅集成电路的设计电路。4.根据权利要求3所述的制造功率集成电路的方法，其特征在于，所述第一类掺杂半导体为P型半导体，所述第二类掺杂半导体为N型半导体，所述P型半导体是受主杂质掺杂的空穴导电型半导体，所述N型半导体是施主杂质掺杂的电子导电型半导体。5.根据权利要求4所述的制造功率集成电路的方法，其特征在于，所述功率集成电路在制造时，包括：针对所述P型半导体，在所述P型半导体的硅衬底上依次生长N型半导体的外延层，并在所述N型半导体的外延层上涂敷光刻胶层，根据半导体元器件与集成电路的设计，针对所述N型半导体的外延层确定不同功能区的受主掺杂浓度，按照所述不同功能区的受主掺杂浓度在所述光刻胶层上进行光刻与离子注入，在所述N型半导体的外延层上定义不同浓度的
受主掺杂半导体区，去除光刻胶，并通过退火形成受主掺杂半导体的低浓度区和高浓度区；在所述N型半导体的外延层上生长保护性氧化层，在所述氧化层上淀积氮化硅层，在所述氮化硅层上的部分区域进行光刻和刻蚀，形成局域氧化区，去除所述局域氧化层上的氮化硅和保护性氧化硅，在去除氮化硅和保护性氧化硅的局域硅外延层上生长栅极氧化层，在所述栅极氧化层上淀积多晶硅层；通过光刻与刻蚀在所述栅极氧化层与多晶硅层上形成栅极图案，并在刻蚀后形成的栅极氧化层与多晶硅层上依次淀积氧化硅与氮化硅，通过光刻与刻蚀在所述栅极氧化层上形成栅极区侧面保护结构，通过光刻与刻蚀在所述栅极氧化层与多晶硅层上形成多晶硅电阻，淀积氮化硅膜和电容器底层金属，光刻与刻蚀所述电容器底层金属，在所述电容器底层金属上淀积电容介质层，进行光刻与刻蚀定义电容器介质区，淀积欧姆接触与电容顶层金属层，光刻与刻蚀所述欧姆接触与电容顶层金属层，形成大功率硅集成电路的元器件与电路互联以及电路隔离，其中，所述元器件即为所述金属氧化物半导体场效应器件、输入电阻、输出电阻、负载电阻和滤波电容；电路即为所述大功率硅集成电路的设计电路；针对所述N型半导体，在所述N型半导体的硅衬底上依次生长P型半导体的外延层，并在所述P型半导体的外延层上涂敷光刻胶层；根据元器件与集成电路的设计，针对所述P型半导体外延层确定不同功能区的施主掺杂浓度，按照所述不同功能区的施主掺杂浓度在所述光刻胶层上进行光刻与离子注入，在所述P型半导体外延层上定义不同浓度的施主掺杂半导体区；去除光刻胶，通过退火形成施主掺杂半导体的低浓度区和高浓度区，在所述P型...

【专利技术属性】
技术研发人员：林和，王尧林，洪学天，赵大国，牛崇实，黄宏嘉，陈宏，
申请(专利权)人：晋芯电子制造山西有限公司晋芯先进技术研究院山西有限公司，
类型：发明
国别省市：