半导体装置制造方法及图纸

半导体装置包括第1芯片以及第2布线层,第1芯片具有基板、形成在所述基板的第1面上的第1布线层,第2布线层形成在所述基板的所述第1面的相反侧的第2面上。所述第2布线层具有提供第1电源电位的第1电源线、提供第2电源电位的第2电源线。所述第1芯片具有第1接地线、提供所述第1电源电位的第3电源线、提供所述第2电源电位的第4电源线、形成在所述基板上并连接所述第1电源线与所述第3电源线的孔、配置有所述第1接地线以及所述第4电源线的第1区域、连接于所述第1接地线与所述第3电源线之间的第1电路。在所述第1电源线与所述第2电源线之间连接开关。俯视下,所述第3电源线、所述孔以及所述第1电路被配置在所述第1区域内。第1电路被配置在所述第1区域内。第1电路被配置在所述第1区域内。

【技术实现步骤摘要】
【国外来华专利技术】半导体装置


[0001]本专利技术涉及一种半导体装置。

技术介绍

[0002]半导体装置包含各种电路区域,作为电路区域之一例有标准单元区域。标准单元区域包含各种逻辑电路。在向半导体装置提供VDD的电源电位的情况下,能够向标准单元区域的逻辑电路提供VVDD的电源电位,在VDD的电位线与VVDD的电源线之间连接电源开关电路。
[0003]电源开关电路进行对逻辑电路的晶体管提供VVDD电源电位的开/关切换。通过使用电源开关电路,在无需使逻辑电路动作时可切断电源提供,抑制在构成逻辑电路的晶体管中产生漏电流,以降低消耗电力。
[0004]另外,已有人提出在主半导体芯片的背面贴合包含布线的从属半导体芯片,利用从属半导体芯片的布线向主半导体芯片的晶体管提供电源电位的技术。这种技术也被称为BS
‑
PDN(backside
‑
power delivery network)。
[0005]<现有技术文献>
[0006]<专利文献>
[0007]专利文献1:美国专利申请公开第2015/0162448号说明书
[0008]专利文献2:美国专利第9754923号说明书
[0009]专利文献3:美国专利申请公开第2018/0145030号说明书
[0010]专利文献4:美国专利第8530273号说明书
[0011]专利文献5:(日本)专利第6469269号公报
[0012]专利文献6:(日本)专利第5358727号公报
[0013]专利文献7:(日本)专利第7660902号公报
[0014]专利文献8:(日本)专利第6389937号公报

技术实现思路

[0015]<本专利技术要解决的问题>
[0016]目前为止,关于在被提供VVDD电源电位的标准单元区域内包含被提供VDD电源电位的缓冲器等的电路的结构中,由从属于被提供VDD电源电位的电路的半导体芯片提供电源电位的具体结构,尚未详细研究。
[0017]本专利技术的目的在于提供一种能够高效率地对电路提供电源电位的半导体装置。
[0018]<用于解决问题的手段>
[0019]本专利技术的技术所涉及的半导体装置包括第1芯片以及第2布线层,所述第1芯片具有基板以及形成在所述基板的第1面上的第1布线层,所述第2布线层形成在所述基板的所述第1面的相反侧的第2面上,所述第2布线层包括提供第1电源电位的第1电源线、提供第2电源电位的第2电源线,所述第1芯片包括第1接地线、提供所述第1电源电位的第3电源线、
提供所述第2电源电位的第4电源线、形成在所述基板并用于连接所述第1电源线与所述第3电源线的孔、配置有所述第1接地线以及所述第4电源线的第1区域、连接于所述第1接地线与所述第3电源线之间的第1电路,在所述第1电源线与所述第2电源线之间连接有开关,俯视下所述第3电源线、所述孔以及所述第1电路被配置在所述第1区域内。
[0020]<专利技术的效果>
[0021]根据本专利技术的技术,能够高效率地对电路提供电源电位。
附图说明
[0022]图1是表示本专利技术适用的半导体装置的概要的剖面图。
[0023]图2是表示第1芯片的布局的图。
[0024]图3是表示半导体装置包含的电路的一例结构的电路图。
[0025]图4是表示缓冲器的结构的电路图。
[0026]图5是表示缓冲器的第1例的平面结构的模式图。
[0027]图6是表示缓冲器的第2例的平面结构的模式图。
[0028]图7是表示逆变器的结构的电路图。
[0029]图8是表示逆变器的平面结构的模式图。
[0030]图9是表示第1实施方式的半导体装置的平面结构的模式图。
[0031]图10是表示第1实施方式的半导体装置的剖面图(其1)。
[0032]图11是表示第1实施方式的半导体装置的剖面图(其2)。
[0033]图12是图9～图11所示部分的等效电路图。
[0034]图13是表示第1实施方式的第1变形例的半导体装置的平面结构的模式图。
[0035]图14是图13所示部分的等效电路图。
[0036]图15是表示第1实施方式的第2变形例的半导体装置的平面结构的模式图。
[0037]图16是图15所示部分的等效电路图。
[0038]图17是表示第2实施方式的半导体装置的平面结构的模式图(其1)。
[0039]图18是表示第2实施方式的半导体装置的平面结构的模式图(其2)。
[0040]图19是表示第2实施方式的半导体装置的剖面图(其1)。
[0041]图20是表示第2实施方式的半导体装置的剖面图(其2)。
[0042]图21是表示第2实施方式的半导体装置的剖面图(其3)。
[0043]图22是表示第2实施方式的第1变形例的半导体装置的平面结构的模式图。
[0044]图23是表示第3实施方式的半导体装置的平面结构的模式图。
[0045]图24是表示第3实施方式的半导体装置的剖面图。
[0046]图25是表示第3实施方式的半导体装置中的连接关系的剖面图。
[0047]图26是表示第3实施方式的第1变形例的半导体装置的平面结构的模式图。
[0048]图27是表示第4实施方式的半导体装置的平面结构的模式图。
[0049]图28是图27所示部分的一部分的等效电路图。
[0050]图29是表示开关晶体管的剖面構成的例子的剖面图(其1)。
[0051]图30是表示开关晶体管的剖面構成的例子的剖面图(其2)。
[0052]图31是表示第5实施方式的半导体装置的模式图。
[0053]图32是表示开关晶体管与驱动缓冲器的对应关系的第1例的电路图。
[0054]图33是表示开关晶体管与驱动缓冲器的对应关系的第2例的电路图。
[0055]图34是表示开关晶体管与驱动缓冲器的对应关系的第3例的电路图。
具体实施方式
[0056]以下,参照附图对实施方式进行具体说明。并且,在本说明书以及附图中,对实质上具有相同功能结构的结构要素,通过附加相同的符号,有时会省略重复说明。另外,在以下的说明中,将与基板的表面平行并且彼此正交的两个方向设为X方向、Y方向,将垂直于基板的表面的方向设为Z方向。另外,本专利技术中所说的配置一致,并非是严格地排除制造上的偏差所致的不一致情况,即使是制造上的偏差导致配置有偏移的情况,也可视为配置一致。
[0057](本专利技术适用的半导体装置的概要)
[0058]首先,关于本专利技术适用的半导体装置的概要进行说明。图1是表示本专利技术适用的半导体装置的概要的剖面图。图1所示的半导体装置包含第1芯片10以及第2芯本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种半导体装置,其特征在于,包括:第1芯片,具有基板、形成在所述基板的第1面上的第1布线层；以及第2布线层,形成在所述基板的所述第1面的相反侧的第2面上,所述第2布线层包括:第1电源线,提供第1电源电位；以及第2电源线,提供第2电源电位,所述第1芯片包括:第1接地线；第3电源线,提供所述第1电源电位；第4电源线,提供所述第2电源电位；孔,形成在所述基板,连接所述第1电源线与所述第3电源线；第1区域,配置有所述第1接地线以及所述第4电源线；以及第1电路,连接于所述第1接地线与所述第3电源线之间,在所述第1电源线与所述第2电源线之间连接有开关,俯视下,所述第3电源线、所述孔以及所述第1电路被配置在所述第1区域内。2.根据权利要求1所述的半导体装置,其特征在于,所述第2布线层包含所述开关。3.根据权利要求1或2所述的半导体装置,其特征在于,所述第1电路连接于所述开关的控制端子。4.根据权利要求3所述的半导体装置,其特征在于,所述第4电源线包括:第1电源线片,被设置在沿着第1方向延伸的第1直线上；以及第2电源线片,以与所述第1电源线片分离的方式被设置在所述第1直线上,所述第3电源线以与所述第1电源线片以及所述第2电源线片分离的方式被配置在所述第1电源线片与所述第2电源线片之间。5.根据权利要求3所述的半导体装置,其特征在于,所述第4电源线包括:第1电源线片,被设置在沿着第1方向延伸的第1直线上；以及第2电源线片,以与所述第1电源线片分离的方式被设置在所述第1直线上,所述第1芯片具有连接部,所述连接部以与所述第1电源线片以及所述第2电源线片分离的方式被设置在所述第1电源线片与所述第2电源线片之间,并连接于所述第1电路与所述控制端子之间。6.根据权利要求3所述的半导体装置,其特征在于,所述第4电源线包括:第1电源线片,被设置在沿着第1方向延伸的第1直线上；以及第2电源线片,以与所述第1电源线片分离的方式被设置在所述第1直线上,所述第3电源线以与所述第1电源线片以及所述第2电源线片分离的方式被配置在所述第1电源线片与所述第2电源线片之间,所述第1芯片具有连接部,所述连接部以与所述第1电源线片以及所述第2电源线片分
离的...

【专利技术属性】
技术研发人员：武野纮宜，冈本淳，王文桢，
申请(专利权)人：株式会社索思未来，
类型：发明
国别省市：