形成半导体器件的方法技术

形成半导体器件的方法包括放置第一封装组件。第一封装组件包括第一对准标记和第一伪对准标记。第二封装组件与第一封装组件对准。第二封装组件包括第二对准标记和第二伪对准标记。对准是使用第一对准标记来定位第一封装组件，并使用第二对准标记来定位第二封装组件。将第二封装组件接合至第一封装组件，以形成封装件，其中，第一对准标记接合至第二伪对准标记。准标记。准标记。

【技术实现步骤摘要】
形成半导体器件的方法


[0001]本申请的实施例涉及形成半导体器件的方法。

技术介绍

[0002]在三维(3D)集成电路的形成中，晶圆或器件管芯堆叠在一起以实现更多功能。堆叠通常通过接合实现。在接合工艺中，可形成对准标记以用于将接合装置对准堆叠的晶圆/管芯。

技术实现思路

[0003]本申请的一些实施例提供了一种形成半导体器件的方法，包括：放置第一封装组件，其中，所述第一封装组件包括：第一对准标记；以及第一伪对准标记；将第二封装组件与所述第一封装组件对准，其中，所述第二封装组件包括：第二对准标记；以及第二伪对准标记，其中，所述对准是使用所述第一对准标记来定位所述第一封装组件，并使用所述第二对准标记来定位所述第二封装组件；以及将所述第二封装组件接合至所述第一封装组件以形成封装件，其中，在所述接合后，将所述第一对准标记接合至所述第二伪对准标记。
[0004]本申请的另一些实施例提供了一种形成半导体器件的方法，包括：使用第一晶圆中的第一对准标记和第二晶圆中的第二对准标记将所述第一晶圆与所述第二晶圆对准，其中，所述第二对准标记与所述第二晶圆中的伪对准标记位于相同的芯片区域中；以及通过混合接合将所述第一晶圆接合至所述第二晶圆，其中，在所述接合之后，将所述第一晶圆中的所述第一对准标记接合至所述第二晶圆中的所述伪对准标记。
[0005]本申请的又一些实施例提供了一种形成半导体器件的方法，包括：在第一封装组件中检索第一对准标记，其中，所述第一封装组件还包括与所述第一对准标记占据相同芯片区域的第一伪对准标记；在第二封装组件中检索第二对准标记，其中，所述第二封装组件还包括与所述第二对准标记占据相同芯片区域的第二伪对准标记；使用所述第一对准标记和所述第二对准标记将所述第二封装组件与所述第一封装组件对准；以及将所述第二封装组件与所述第一封装组件接合。
附图说明
[0006]当与附图一起阅读时，根据以下详细描述可最好地理解本专利技术的各方面。应注意，根据行业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可任意地增加或减少。
[0007]图1至图13和图14A示出根据一些实施例的对准和接合管芯的中间阶段的截面图。
[0008]图14B示出根据一些实施例的包括对准标记和伪对准标记的管芯堆叠件的截面图。
[0009]图15、图16和图17示出根据一些实施例的第一层封装组件、第二层封装组件和接合的封装组件的对准标记和伪对准标记的俯视图。
[0010]图18、图19和图20示出根据一些实施例的第一层封装组件、第二层封装组件和接合的封装组件的对准标记和伪对准标记的俯视图。
[0011]图21、图22和图23示出根据一些实施例的第一层封装组件、第二层封装组件和接合的封装组件的对准标记和伪对准标记的俯视图。
[0012]图24、图25和图26示出根据一些实施例的第一层封装组件、第二层封装组件和接合的封装组件的对准标记和伪对准标记的俯视图。
[0013]图27示出根据一些实施例的其中对准标记和对应的伪对准标记具有不同尺寸的实施例。
[0014]图28示出根据一些实施例的其中对准标记和对应的伪对准标记具有相同尺寸的实施例。
[0015]图29示出根据一些实施例的用于形成管芯堆叠件的工艺流程。
具体实施方式
[0016]以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0017]而且，为了便于描述，在此可以使用诸如“在
…
之下”、“在
…
下方”、“下部”、“在
…
之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。器件可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
[0018]提供了具有接合至伪对准标记的对准标记的封装组件堆叠件及其形成方法。根据本专利技术的一些实施例，第一对准标记形成在第一封装组件中，并接合至第二封装组件中的第一伪对准标记。第一伪对准标记不用于对准目的。此外，第二对准标记可形成在第二封装组件中，并接合至第一封装组件中的第二伪对准标记。通过将对准标记接合至伪对准标记而不是接合至介电层，接合强度得到了提高。本文讨论的实施例将提供实例，以使得能够进行或使用本专利技术的主题，并且本领域技术人员将容易理解可进行同时保持在不同实施例的预期范围内的修改。贯穿各个视图和说明性实施例，相似的参考标号用于指示相似的元件。尽管方法实施例可被讨论为以特定顺序执行，但其他方法实施例可以任何逻辑顺序执行。
[0019]图1至图13和图14A示出根据本专利技术的一些实施例的形成包括对准标记和伪对准标记的封装组件的堆叠件的中间阶段的截面图。对应的工艺也示意性地反映在图29所示的工艺流程中。
[0020]参考图1，提供封装组件20，该封装组件20中包括管芯20
’
。封装组件20还可包括衬底22。根据一些实施例，衬底22是半导体衬底，其可由晶体硅衬底形成或包括晶体硅衬底。衬底22还可由其他半导体材料形成或包括其他半导体材料，诸如硅锗、碳掺杂的硅等。根据
一些实施例，封装组件20是器件晶圆，该器件晶圆中包括有源器件和/或无源器件。根据可选的实施例，封装组件20是中介层晶圆，该中介层晶圆中没有有源器件和无源器件。根据可选的实施例，封装组件20是重构晶圆，其包括密封在密封剂(诸如模塑料)中的离散管芯，以及形成为连接至离散管芯的再分布线。封装组件20在下文中被称为晶圆20，该晶圆20中包括多个管芯20
’
。
[0021]根据一些实施例，器件管芯20
’
包括有源电路(未示出)，该有源电路包括形成在半导体衬底22的顶面处的有源器件，诸如晶体管(未示出)。根据其中晶圆20是中介层晶圆的可选的实施例，在晶圆20的顶面处没有有源电路。贯穿通孔(有时称为贯穿硅通孔(TSV))26可形成为延伸至衬底22中。当形成在硅衬底中时，TSV 26有时也被称为贯穿硅通孔。每个TSV 26可被隔离衬垫(未示出)围绕，该隔离衬垫由诸如氧化硅、氮化硅等介电材料形成。隔离衬垫将相应的TSV 26与半导体衬底22隔离。TSV26和隔离衬垫从半导体衬底22的顶面延伸至半导体衬底22的顶面与底面之间的中间层级。
[0022]衬底22上方可包本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成半导体器件的方法，包括：放置第一封装组件，其中，所述第一封装组件包括：第一对准标记；以及第一伪对准标记；将第二封装组件与所述第一封装组件对准，其中，所述第二封装组件包括：第二对准标记；以及第二伪对准标记，其中，所述对准是使用所述第一对准标记来定位所述第一封装组件，并使用所述第二对准标记来定位所述第二封装组件；以及将所述第二封装组件接合至所述第一封装组件以形成封装件，其中，在所述接合后，将所述第一对准标记接合至所述第二伪对准标记。2.根据权利要求1所述的方法，其中，所述第一对准标记包括第一多个离散部件，所述第二伪对准标记包括第二多个离散部件，并且其中，将所述第一多个离散部件一一对应地接合至所述第二多个离散部件。3.根据权利要求1所述的方法，其中，在所述接合之后，将所述第二对准标记接合至所述第一伪对准标记。4.根据权利要求1所述的方法，其中，所述第一对准标记包括第一多个离散部件，所述第一伪对准标记包括第二多个离散部件，并且其中，所述第一多个离散部件和所述第二多个离散部件相互混合。5.根据权利要求1所述的方法，其中，所述第一封装组件中的第一表面介电层通过熔融接合而接合至所述第二封装组件中的第二表面介电层，并且所述第一对准标记通过金属对金属直接接合而接合至所述第二伪对准标记。6.根据权利要求1所述的方法，其中，...

【专利技术属性】
技术研发人员：陈宪伟，陈英儒，陈明发，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：