半导体器件及其形成方法技术

提供了半导体器件及其形成方法。根据本发明专利技术的方法包括：形成包括多个电子集成电路(EIC)的第一晶圆；形成包括多个光子集成电路(PIC)的第二晶圆；将第一晶圆接合至第二晶圆以形成第一堆叠晶圆。将第一晶圆接合至第二晶圆包括将多个EIC的每个与多个PIC中的一个垂直对准。直对准。直对准。

【技术实现步骤摘要】
半导体器件及其形成方法


[0001]本申请的实施例涉及半导体器件及其形成方法。

技术介绍

[0002]半导体集成电路(IC)工业经历了指数级增长。IC材料和设计中的技术进步已经产生了多代IC，其中每一代都具有比上一代更小且更复杂的电路。在IC发展的过程中，功能密度(即，每芯片面积的互连器件的数量)普遍增加，而几何尺寸(即，可以使用制造工艺创建的最小组件(或线))已经减小。这种按比例缩小的工艺通常通过提高生产效率和降低相关成本来提供益处。这种缩小也增加了处理和制造IC的复杂性。
[0003]光纤在当今日益数字化的世界中扮演着重要角色。光学器件包括耦接至开关并且由开关控制的一个或多个光学引擎。随着开关的数量随着数据传输需求的增加而增加，目标是增加带宽密度并且减小功耗。在一些现有技术中，诸如可插拔光学器件，光学引擎和开关分别安装在一个或多个衬底上，并且通过长引线连接。引线的长度增加了电阻，导致功耗和发热增加。随着小型化继续满足带宽密度需求，功耗和发热继续带来挑战。因此，虽然现有的光学器件结构通常足以满足其预期目的，但是它们并非在所有方面都令人满意。

技术实现思路

[0004]本申请的一些实施例提供了一种形成半导体器件的方法，包括：形成包括多个电子集成电路(EIC)的第一晶圆；形成包括多个光子集成电路(PIC)的第二晶圆；以及将所述第一晶圆接合至所述第二晶圆以形成第一堆叠晶圆，其中，将所述第一晶圆接合至所述第二晶圆包括将所述多个电子集成电路的每个与所述多个光子集成电路中的一个垂直对准。
[0005]本申请的另一些实施例提供了一种形成半导体器件的方法，包括：形成包括多个电子集成电路(EIC)的第一晶圆；形成包括多个光子集成电路(PIC)的第二晶圆；形成包括多个高性能计算(HPC)集成电路的第三晶圆；将所述第一晶圆接合至所述第二晶圆以形成第一堆叠晶圆；将所述第一堆叠晶圆接合至所述第三晶圆以形成第二堆叠晶圆；以及蚀刻所述第二堆叠晶圆以在所述多个光子集成电路的每个上方形成光信号开口。
[0006]本申请的又一些实施例提供了一种半导体器件，包括：第一衬底，包括一个高性能计算集成电路(HPC IC)；第二衬底，包括多个电子集成电路(EIC)并且直接接合至所述第一衬底；以及第三衬底，包括多个光子集成电路(PIC)并且直接接合至所述第二衬底。
附图说明
[0007]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术。需要强调，根据工业中的标准实践，各个部件未按比例绘制，仅用于说明目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0008]图1示出了根据本专利技术的各个方面的光学器件。
[0009]图2至图9示出了根据本专利技术的各个方面的各个实施例。
[0010]图10包括根据本专利技术的各个方面的形成半导体器件的方法200的流程图。
[0011]图11至图15是根据本专利技术的各个方面的图10的方法中的操作的示意图。
[0012]图16包括根据本专利技术的各个方面的形成半导体器件的方法300的流程图。
[0013]图17至图20是根据本专利技术的各个方面的图16的方法中的操作的示意图。
具体实施方式
[0014]以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0015]为了便于描述，本文可以使用诸如“在
…
之下”、“在
…
下方”、“下部”、“在
…
之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
[0016]此外，当利用“约”、“大约”等来描述数值或数值范围时，该术语旨在涵盖考虑到制造期间固有出现的变化的合理范围内的数值，如本领域普通技术人员所理解的。例如，数值或数值范围涵盖包括所描述数值的合理的范围，诸如在所描述数值的+/
‑
10％内，基于与制造具有与数值相关的特性的部件相关的已知制造公差。例如，具有“约5nm”的厚度的材料层可以涵盖从4.25nm至5.75nm的尺寸范围，其中本领域普通技术人员已知与沉积材料层相关的制造公差为+/
‑
15％。更进一步，本专利技术可以在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0017]光纤技术的大容量和流线型效率使其在当今数字时代中不可或缺。为了提高带宽密度并且减小功耗，光学器件经历了多轮改进。图1示出了实施共同封装技术的示例性光学器件10。光学器件10包括安装在封装衬底16上的多个光学引擎管芯14和开关管芯12。多个光学引擎管芯14通过引线18电耦接至开关管芯12。光学引擎管芯14的每个包括接合至光子管芯的电子管芯。光学器件10对于其预期目的表现良好。也就是说，引线18由铜或其它金属形成，并且引线的长度会减慢光学器件10的速度并且增加功耗和电阻发热。此外，电子管芯、光子管芯和开关管芯12在分隔的晶圆上制造并且从分隔的晶圆切割。然后电子管芯和光子管芯接合在一起以形成光学引擎管芯14，并且然后多个光学引擎管芯14安装在封装衬底16上。可以看出，光学器件10的制造需要若干步骤并且需要接合若干光学引擎管芯14。
[0018]本专利技术提供了晶圆级堆叠结构和工艺，以增加带宽密度、减小功耗以及降低发热。参考图2和图3。图2是半导体器件100的示意性俯视图，并且图3是半导体器件100沿X方向的示意性截面图。在所描绘的实施例中，半导体器件100包括彼此堆叠的三个衬底。第一衬底S1包括高性能计算(HPC)集成电路(IC)102。第二衬底S2接合至第一衬底S1并且包括多个电
IC 102、EIC 106和PIC 108的数量反映了半导体器件100的结构。为了说明目的描述了非限制性实例。当半导体器件100包括HPC IC 102和16个光学引擎104时，EIC晶圆1060上的EIC 106的数量是HPC晶圆1020上的HPC IC 102的数量的16倍。类似地，PIC晶圆1080上的PIC 108的数量是HPC晶圆1020上的HPC IC 102的数量的16倍。如图5中的虚线所示，第一衬底S1的区域中的HPC IC 102与第二衬底S2的区域中的EIC 106组以及第三本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成半导体器件的方法，包括：形成包括多个电子集成电路(EIC)的第一晶圆；形成包括多个光子集成电路(PIC)的第二晶圆；以及将所述第一晶圆接合至所述第二晶圆以形成第一堆叠晶圆，其中，将所述第一晶圆接合至所述第二晶圆包括将所述多个电子集成电路的每个与所述多个光子集成电路中的一个垂直对准。2.根据权利要求1所述的方法，其中，所述多个光子集成电路的每个包括光电二极管、波导和调制器。3.根据权利要求1所述的方法，其中，所述多个电子集成电路没有光电二极管、波导和调制器。4.根据权利要求1所述的方法，其中，所述接合包括通过混合接合将所述第一晶圆接合至所述第二晶圆。5.根据权利要求1所述的方法，其中，在将所述第一晶圆接合至所述第二晶圆之后，所述第一晶圆上的所述多个电子集成电路的每个电耦接至所述第二晶圆上的所述多个光子集成电路中的一个以形成光学引擎。6.根据权利要求5所述的方法，还包括：实施管芯切割工艺以将所述第一堆叠晶圆切割成多个管芯，所述多个管芯的每个包括多个光学引擎。7.根据权利要求1所述的方法，还包括：形成包括多个高性能计算(HPC)...

【专利技术属性】
技术研发人员：林志旻，徐宏仁，杨敦年，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：