半导体结构及其制备方法技术

本公开实施例提供了一种半导体结构及其制备方法，该半导体结构的制备方法包括：在第一晶圆上形成第一焊盘和第二焊盘；其中，所述第一焊盘和所述第二焊盘并列排布，所述第二焊盘的表面具有凹陷，所述凹陷内包括第一介质层；在第二晶圆上形成第三焊盘和第四焊盘；其中，所述第三焊盘和所述第四焊盘并列排布；将所述第一焊盘朝向所述第三焊盘进行键合，所述第二焊盘朝向所述第四焊盘设置；其中，所述第四焊盘在所述第二晶圆表面的正投影，位于所述凹陷在所述第二晶圆表面的正投影内，所述第四焊盘和所述第二焊盘通过所述第一介质层相隔离，以形成电容器。以形成电容器。以形成电容器。

【技术实现步骤摘要】
半导体结构及其制备方法


[0001]本公开涉及半导体
，特别是涉及一种半导体结构及其制备方法。

技术介绍

[0002]随着市场对电子设备、电子产品的要求向小型化、多功能方向发展，半导体领域产生了许多新技术、新设计和新工艺。三维堆叠半导体器件架构便是其中之一，三维堆叠半导体器件架构可以解决平面半导体器件的密度限制。
[0003]晶圆混合键合(Hybrid Bonding)是实现三维堆叠半导体器件架构的重要步骤。混合键合是在晶圆键合过程中同步将电路引线接通。因此，通过混合键合技术可以提供更高的互连密度、更小更简单的电路、更大的带宽和更低的功耗。

技术实现思路

[0004]根据本公开的第一个方面，提供了一种半导体结构的制备方法，包括：
[0005]在第一晶圆上形成第一焊盘和第二焊盘；其中，所述第一焊盘和所述第二焊盘并列排布，所述第二焊盘的表面具有凹陷，所述凹陷内包括第一介质层；
[0006]在第二晶圆上形成第三焊盘和第四焊盘；其中，所述第三焊盘和所述第四焊盘并列排布；
[0007]将所述第一焊盘朝向所述第三焊盘进行键合，所述第二焊盘朝向所述第四焊盘设置；其中，所述第四焊盘在所述第二晶圆表面的正投影，位于所述凹陷在所述第二晶圆表面的正投影内，所述第四焊盘和所述第二焊盘通过所述第一介质层相隔离，以形成电容器。
[0008]根据本公开的第二个方面，提供了一种半导体结构，包括：
[0009]第一晶圆；
[0010]第一键合层，位于第一晶圆表面，所述第一键合层包括并列排布的第一焊盘和第二焊盘，所述第二焊盘与所述第一晶圆耦合，所述第二焊盘表面设置有凹陷，所述凹陷内包括第一介质层；
[0011]第二键合层，包括并列排布的第三焊盘和第四焊盘，所述第三焊盘和所述第一焊盘键合，所述第四焊盘朝向所述第二焊盘设置，其中，所述第四焊盘在所述第一晶圆表面的正投影位于所述凹陷在所述第一晶圆表面的正投影内，所述第四焊盘和所述第二焊盘通过所述第一介质层相隔离，以构成电容器；以及，
[0012]第二晶圆，位于所述第二键合层相对远离所述第一键合层的一侧，所述第四焊盘与所述第二晶圆耦合。
[0013]本公开实施例中，在第一晶圆上设置第一焊盘和第二焊盘，在第二晶圆上设置第三焊盘和第四焊盘，当第一晶圆和第二晶圆键合之后，第一焊盘和第三焊盘键合，实现两片晶圆的电连接或者提高键合强度，第二焊盘朝向第四焊盘设置，并且二者之间相隔离，形成电容器。本公开中，利用两片晶圆键合层除第一焊盘和第三焊盘外的剩余区域形成跨越两片晶圆的电容器，可以替代两片晶圆内的电容器。晶圆内的这些电容器原本和其它电路模
块沿水平方向(平行于晶圆所在平面的方向)并列排布，需要占用晶圆的一部分面积，而本公开实施例中，将这些电容器布局在键合层中的空置区域，这些电容器原来所在的面积可被取消，从而减小了其对晶圆的面积的占用，进而可以在晶圆上布局更多的芯片。并且，半导体结构中本来就存在键合层，本公开利用键合层的空置区域设置电容器，也不会增加半导体结构在垂直方向(垂直于晶圆所在平面的方向)上的尺寸，因此，本公开提供的半导体结构的制备方法能够在不降低芯片性能的前提下，减小芯片的面积，从而提高芯片的集成度。
[0014]此外，本公开中，在第二焊盘表面形成凹陷，并在凹陷内填充第一介质层，可实现第二焊盘和第四焊盘相隔离。并且，可以通过调整凹陷的厚度或者第一介质层的材质等，改变电容器的容量或者耐压值等，获得不同性能的电容器。
附图说明
[0015]图1为本公开实施例提供的一种半导体结构的局部剖面示意图；
[0016]图2为本公开实施例提供的又一种半导体结构的局部剖面示意图；
[0017]图3a为图2所示的半导体结构中第一晶圆的键合面的结构示意图；
[0018]图3b为图3a所示的第一晶圆对应的第二晶圆的键合面的结构示意图；
[0019]图4a为本公开实施例提供的又一种第一晶圆的键合面示意图；
[0020]图4b为图4a所示的第一晶圆对应的第二晶圆的键合面的结构示意图；
[0021]图5为本公开实施例提供的一种半导体结构的制备方法的流程示意图；
[0022]图6为本公开实施例提供的一种在第一晶圆上形成第一焊盘和第二焊盘的制备方法的流程示意图；
[0023]图7a至图7f为本公开实施例提供的半导体结构在制备过程中的结构示意图。
具体实施方式
[0024]以下结合说明书附图及具体实施例对本公开的技术方案做详细阐述。
[0025]在本公开的描述中，需要理解的是，术语“长度”、“宽度”、“深度”、“上”、“下”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。
[0026]图1为本公开实施例提供的一种半导体结构的局部剖面示意图，该半导体结构包括混合键合的两片晶圆，分别是上晶圆10和下晶圆20。示例地，上晶圆10可以是存储单元阵列晶圆，下晶圆20可以是外围电路(CMOS)晶圆。晶圆(包括上晶圆10和下晶圆20)的键合层包括介质层30，以及贯穿介质层30的功能焊盘40和伪焊盘50，功能焊盘40与晶圆内的电路连接。示例地，存储单元阵列晶圆的功能焊盘可与位线或字线耦合，外围电路晶圆的功能焊盘可与写入电路或读出电路等耦合，存储单元阵列晶圆和外围电路晶圆的功能焊盘键合后，可实现外围电路对存储单元阵列的控制和操作，例如，外围电路控制存储单元阵列写入数据或读出数据等。
[0027]在混合键合技术中，通常利用化学机械研磨对介质层30进行研磨抛光，以使介质层30具有平整均匀的表面。但是，如果功能焊盘40之间的距离较远，那么相邻功能焊盘40之
间的介质层30会产生下凹，降低键合强度。在一些实施例中，可以在介质层30中设置伪焊盘50，以增加焊盘数量，减小相邻焊盘间的间距，利于获得较为平整光滑的介质层30。伪焊盘50与晶圆内的电路不连接，在电路中没有任何功能。
[0028]晶圆的键合层中，除了功能焊盘40和伪焊盘50外，还有较大面积的剩余区域未被利用。
[0029]基于此，本公开实施例提供了一种半导体结构，利用键合层中的剩余区域，以及伪焊盘50形成电容器。图2为本公开实施例提供的又一种半导体结构的局部剖面示意图，图3a为图2所示的半导体结构中第一晶圆的键合面的结构示意图；图3b为图3a所示的第一晶圆对应的第二晶圆的键合面的结构示意图。如图2、图3a和图3b所示，该半导体结构，包括：
[0030]第一晶圆100；
[0031]第一键合层300，位于第一晶圆100表面，第一键合层300包括并列排布的第一焊盘310和第二焊盘320，第二焊盘320与第一晶圆100耦合，第二焊盘320表面设置有凹陷500，凹陷500内包括第一介质层330；
[0032]第二键合层400，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制备方法，其特征在于，包括：在第一晶圆上形成第一焊盘和第二焊盘；其中，所述第一焊盘和所述第二焊盘并列排布，所述第二焊盘的表面具有凹陷，所述凹陷内包括第一介质层；在第二晶圆上形成第三焊盘和第四焊盘；其中，所述第三焊盘和所述第四焊盘并列排布；将所述第一焊盘朝向所述第三焊盘进行键合，所述第二焊盘朝向所述第四焊盘设置；其中，所述第四焊盘在所述第二晶圆表面的正投影，位于所述凹陷在所述第二晶圆表面的正投影内，所述第四焊盘和所述第二焊盘通过所述第一介质层相隔离，以形成电容器。2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述第二焊盘的面积大于所述第一焊盘的面积。3.根据权利要求2所述的半导体结构的制备方法，其特征在于，所述在第一晶圆上形成第一焊盘和第二焊盘，包括：在所述第一晶圆上形成第一焊盘材料层和第二焊盘材料层；其中，所述第一焊盘材料层和所述第二焊盘材料层并列排布，所述第二焊盘材料层的面积大于所述第一焊盘材料层的面积；利用第一化学机械研磨工艺研磨所述第一焊盘材料层和所述第二焊盘材料层；其中，所述第一焊盘材料层表面形成第一凹陷，所述第二焊盘材料层表面形成第二凹陷，所述第二凹陷的深度大于所述第一凹陷的深度；形成覆盖所述第一焊盘材料层、所述第二焊盘材料层以及所述第一晶圆剩余表面的第一介质材料层；其中，所述第二凹陷内填满所述第一介质材料；利用第二化学机械研磨工艺研磨所述第一介质材料层、所述第一焊盘材料层和所述第二焊盘材料层，至所述第一凹陷被去除；其中，剩余的所述第一焊盘材料层形成所述第一焊盘，剩余的所述第二焊盘材料层形成所述第二焊盘，剩余的所述第二焊盘材料层表面的所述第二凹陷形成所述凹陷，剩余的所述第一介质材料层形成所述第一介质层。4.根据权利要求1所述半导体结构的制备方法，其特征在于，所述制备方法还包括：在所述第一晶圆上形成第五焊盘；其中，所述第五焊盘的面积等于所述第一焊盘的面积；在所述第二晶圆上形成第六焊盘；其中，所述第三焊盘、所述第四焊盘和所述第六焊盘的面积相同；将所述第五焊盘和所述第六焊盘进行键合。5.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述制备方法还包括：提供第一晶圆；其中，所述第一晶圆包括第一布线层、第二布线层、第一导电插塞和第二导电插塞，所述第一导电插塞的一端连接所述第一布线层，另一端暴露于所述第一晶圆表面，所述第二导电插塞的一端连接所述第二布线层，另一端暴露于所述第一晶圆表面；所述在第一晶圆上形成第一焊盘和第二焊盘，包括：在所述第一晶圆表面形成与所述第一导电插塞接触的所述第一焊盘，以及形成与所述第二导电插塞接触的所述第二焊盘。6.根据权利要求5所述的半导体结构的制备方法，其特征在于，所述制备方法还包括：提供第二晶圆；其中，所述第二晶圆包括第三布线层、第四布线层、第三导电插塞和第
四导电插塞，所述第三导电插塞的一端连接所述第三布线层，另一端暴露于所述第二晶圆表面，所述第四导电插塞的一端连接所述第四布线层，另一端暴露于所述第二晶圆表面；所述在第二晶圆上形成第三焊盘和第四焊盘，包括：在所述第二晶圆表面形成与所述第三导电插塞接触的所述第三焊盘，以及形成与所述第四导电插塞接触的所述第四焊盘。7.根据权利要求6所述半导体结构的制备方法，其特征在于，所述第二焊盘的数量为多个，所述第四焊盘的数量对应为多个，多个所述第二焊盘和多个所述第四焊盘形成多个所述电容器，多个所述电容器并联；所述提供第一晶圆，包括：在第一衬底上依次形成多个第二布线层和多个第二导电插塞；其中，每个所述第二导电插塞连接一个所述第二焊盘和一个所述第二布线层，多个所述第二布线层相连接；所述提供第二晶圆，包括：在第二衬底上依次形成多个第四布线层和多个第四导电插塞；其中，每个所述第四导电插塞连接一个所述第四焊盘和一个所述第四布线层，多个所述第四布线层相连接。8.一种半导体结构，其特征在于，包括：第一晶圆；第一键合层，位于所述第一晶圆表面，所述第一键合层包括并列排布的第一焊盘和第二焊盘，所述第二焊盘与所述第一晶圆耦合，所述第二焊盘表面设置有凹陷，所述凹陷内包括第一介质层；第二键合层，包括并列排布的第三焊盘和第四焊盘，所述第三焊盘和所述第一焊盘键...

【专利技术属性】
技术研发人员：庄凌艺，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：