一种低应力Low-K半导体器件封装结构及其制造方法技术

本发明专利技术公开了一种低应力Low

【技术实现步骤摘要】
一种低应力Low
‑
K半导体器件封装结构及其制造方法


[0001]本专利技术涉及半导体
，尤其涉及一种低应力Low
‑
K半导体器件封装结构及其制造方法。

技术介绍

[0002]随着超大规模集成电路的高速发展，芯片的集成度不断提高，特征尺寸不断减小。金属互连的多层布线导致金属导线的电阻、线间电容和层间电容增大，从而使RC延时电路延迟时间、串扰噪声和功耗等增加，这些问题成为集成电路进一步发展的制约因素。为了解决上述问题，提高芯片的速度，一方面用采用Cu金属互连线代替A1（铝）金属，减少电阻，降低金属互连层间绝缘层的介电常数。
[0003]Low
‑
K（低介电常数）技术就是就是寻找介电常数(k)较小的材料作为芯片内部电路层之间的绝缘介质，防止各层电路的相互干扰，以提升芯片的稳定性和工作频率。集成电路的速度由晶体管的栅延时和信号的传播延时共同决定，在集成电路内，RC延时电路延迟时间决定于电阻R与电容C的乘积值，其值越小，速度越快，R值由材料的性质决定，因此降低电容值就可改善线路的传输速度，提升芯片速度。因此，Low
‑
K器件的封装对于目前的半导体技术的发展显得尤为重要。
[0004]而对于Low
‑
K器件封装，铜柱凸块的弹性模量和刚度较大，而Low
‑
K材料的强度较低，在凸块加工过程中或是后续可靠性测试中，由于凸块引入较大的结构应力容易使Low
‑
K层发生结构损坏导致器件失效。<br/>[0005]在现有技术CN102376668B中公开了一种覆晶封装结构，其图5中提供了一种铜柱凸块的结构，其中，铜柱凸块搭设在两个开孔中，虽然能够一定程度的减小凸块引入的结构应力，但凸块的中部仍然存在凸块带来的应力，整体凸块对于介质层的压力还是较大。

技术实现思路

[0006]本专利技术的目的在于克服现有技术中存在凸块引入较大应力的问题，提供了一种低应力Low
‑
K半导体器件封装结构及其制造方法。
[0007]本专利技术的目的是通过以下技术方案来实现的：在一个方案中，本专利技术提供一种低应力Low
‑
K半导体器件封装结构，包括依次连接的芯片层、布线层、介质层和应力缓冲层，所述布线层上设有开孔，所述开孔中铺设有种子层，所述应力缓冲层的左右两端分别搭设在所述布线层的左右两端，所述应力缓冲层的中间呈孤岛型，将一个所述开孔分割成多个连接孔，每一个连接孔中对应连接一个金属凸块，所述金属凸块的两端分别搭设在所述应力缓冲层上。
[0008]作为一优选项，一种低应力Low
‑
K半导体器件封装结构，所述应力缓冲层的中心为一个孤岛，将所述开孔分割成两个连接孔，所述金属凸块的两端分别搭设在所述应力缓冲层的孤岛以及所述应力缓冲层的左端或右端。
[0009]作为一优选项，一种低应力Low
‑
K半导体器件封装结构，所述应力缓冲层包括依次
连接的第一应力缓冲层和第二应力缓冲层。
[0010]作为一优选项，一种低应力Low
‑
K半导体器件封装结构，所述第一应力缓冲层和第二应力缓冲层均为PI缓冲层，其中，PI缓冲层指的是聚酰亚胺缓冲层。
[0011]作为一优选项，一种低应力Low
‑
K半导体器件封装结构，所述种子层为Ti（钛）或Cu（铜）。
[0012]作为一优选项，一种低应力Low
‑
K半导体器件封装结构，所述应力缓冲层的左右两端均为凹槽形状。
[0013]作为一优选项，一种低应力Low
‑
K半导体器件封装结构，所述金属凸块为铜柱凸块。
[0014]作为一优选项，一种低应力Low
‑
K半导体器件封装结构，所述铜柱凸块上铺设有SnAg层，SnAg指的是银化锡。
[0015]在另一个方案中，本专利技术提供一种低应力Low
‑
K半导体器件封装结构的制造方法，所述方法包括：S1、在芯片层上制作一层布线层；S2、在所述布线层上依次整体沉积介质层和第一应力缓冲层；S3、蚀刻所述第一应力缓冲层和介质层，使第一应力缓冲层和介质层的左右两端均形成凹槽形貌；S4、涂布第二应力缓冲层，在所述介质层和第一应力缓冲层上方直接用光刻方式形成第二应力缓冲层，所述第二应力缓冲层的左右两端形成凹槽形貌，中间呈孤岛型；S5、在所述布线层上的开孔处溅射Ti（钛）或Cu（铜）形成种子层；S6、光刻所述种子层只露出左右两端凹槽后依次电镀铜柱以及SnAg（银化锡）层；S7、最后通过去胶、腐蚀不需要的种子层，得到低应力Low
‑
K半导体器件。
[0016]作为一优选项，一种低应力Low
‑
K半导体器件封装结构的制造方法，在所述S4中形成多个孤岛。
[0017]需要进一步说明的是，上述各选项对应的技术特征在不冲突的情况下可以相互组合或替换构成新的技术方案。
[0018]与现有技术相比，本专利技术有益效果是：（1）本专利技术通过将应力缓冲层的左右两端分别搭设在所述布线层的左右两端，应力缓冲层的中间设计成呈孤岛型，将一个所述开孔分割成多个连接孔，每一个连接孔中对应连接一个金属凸块，所述金属凸块的两端分别搭设在所述应力缓冲层上，能够对一个开孔中的金属凸块分散成多个小凸块，减小了金属凸块的体积，且在应力缓冲层的孤岛处不存在大体积金属凸块，极大改善对Low
‑
K介质层压力，该结构更能降低对介质层的应力，提高Low
‑
K半导体器件整体封装的可靠性。
[0019]（2）本专利技术将第一应力缓冲层、介质层以及第二应力缓冲层的左右两端设计成凹槽形貌，使得金属凸块的应力相对更加分散，减少对底层介质应力作用。
附图说明
[0020]图1为本专利技术示出的一种低应力Low
‑
K半导体器件封装结构的结构示意图；图2为本专利技术示出的带有SnAg层的Low
‑
K半导体器件封装结构的结构示意图；
图3为本专利技术示出的在芯片层上制作一层布线层的示意图；图4为本专利技术示出的在布线层上依次整体沉积介质层和第一应力缓冲层的示意图；图5为本专利技术示出的蚀刻所述第一应力缓冲层和介质层，使第一应力缓冲层和介质层的左右两端均形成凹槽形貌的示意图；图6为本专利技术示出的第二应力缓冲层的制作过程示意图。
[0021]图中标号说明：1、芯片层；2、布线层；3、介质层；4、应力缓冲层；5、开孔；6、种子层；7、金属凸块；51连接孔；41、第一应力缓冲层；42、第二应力缓冲层；8、SnAg层。
具体实施方式
[0022]下面结合附图对本专利技术的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低应力Low
‑
K半导体器件封装结构，包括依次连接的芯片层（1）、布线层（2）、介质层（3）和应力缓冲层（4），所述布线层（2）上设有开孔（5），所述开孔（5）中铺设有种子层（6），其特征在于，所述应力缓冲层（4）的左右两端分别搭设在所述布线层（2）的左右两端，所述应力缓冲层（4）的中间呈孤岛型，将一个所述开孔（5）分割成多个连接孔（51），每一个连接孔（51）中对应连接一个金属凸块（7），所述金属凸块（7）的两端分别搭设在所述应力缓冲层（4）上。2.根据权利要求1所述的一种低应力Low
‑
K半导体器件封装结构，其特征在于，所述应力缓冲层（4）的中心为一个孤岛，将所述开孔（5）分割成两个连接孔（51），所述金属凸块（7）的两端分别搭设在所述应力缓冲层（4）的孤岛以及所述应力缓冲层（4）的左端或右端。3.根据权利要求1所述的一种低应力Low
‑
K半导体器件封装结构，其特征在于，所述应力缓冲层（4）包括依次连接的第一应力缓冲层（41）和第二应力缓冲层（42）。4.根据权利要求3所述的一种低应力Low
‑
K半导体器件封装结构，其特征在于，所述第一应力缓冲层（41）和第二应力缓冲层（42）均为PI缓冲层。5.根据权利要求1所述的一种低应力Low
‑
K半导体器件封装结构，其特征在于，所述种子层（6）为Ti或Cu。6.根据权利要求1所述的一种低应力Low
...

【专利技术属性】
技术研发人员：马磊，
申请(专利权)人：成都复锦功率半导体技术发展有限公司，
类型：发明
国别省市：