抗辐射高低压兼容模拟CMOS器件集成结构及其制造方法技术

本发明专利技术提供一种抗辐射高低压兼容模拟CMOS器件集成结构及其制造方法，在本发明专利技术中，采用集成抗辐射的双栅氧化层工艺，在一个衬底上同时形成低压NMOS结构、低压PMOS结构、高压对称nLDMOS结构、高压非对称nLDMOS结构、高压对称pLDMOS结构、高压非对称pLDMOS结构、多晶高值电阻结构、MOS电容结构，实现了成套抗辐射高低压兼容模拟CMOS器件集成结构，通过双栅氧化层工艺，采用了硅栅自对准注入的工艺方式，在多晶栅刻蚀之后再形成源漏，匹配全流程热预算设计，形成的低压NMOS结构和高压nLDMOS结构具有优异的抗总剂量辐射性能，辐射后器件具有极低的漏电和较小的阈值电压漂移，有效解决了宇航用抗辐射高低压CMOS类产品工艺制造难题。宇航用抗辐射高低压CMOS类产品工艺制造难题。宇航用抗辐射高低压CMOS类产品工艺制造难题。

【技术实现步骤摘要】
抗辐射高低压兼容模拟CMOS器件集成结构及其制造方法


[0001]本专利技术涉及微电子集成电路制造
，特别是涉及一种抗辐射高低压兼容模拟CMOS器件集成结构及其制造方法。

技术介绍

[0002]当航天器或武器装备型号中所使用的电子元器件长期工作在电离总剂量辐射环境中时，会遭遇高能粒子及光子的轰击，其工作性能和使用寿命不可避免的会受到影响和危害，严重时可能引起航天系统或武器系统故障失效，造成重大的事故。如在航天、航空系统中用于数据信号处理系统中高压高精度模数转化器(ADC)、数模转化器(DAC)大量使用，且是核心元器件。这些核心元器件需要具备较好的抗总剂量性能，总剂量辐射效应必然造成CMOS器件阈值电压Vth漂移量和器件源漏电流增大。对于高压高精度模数转化器(ADC)、数模转化器(DAC)等类型集成电路的研制，工艺上需要采用双栅氧化层工艺，解决不同工作电压下的CMOS器件抗辐射能力难度大大增加。
[0003]高低压兼容模拟CMOS工艺技术是支撑数/模混合电路如高压高精度模数转换器(ADC)、数模转换器(DAC)等信号处理类集成电路的关键工艺技术，此类集成电路产品研制要求工艺将工作电压高低不同的器件集成在同一块芯片上，通常高低压兼容模拟CMOS工艺可以提供两种及以上工作电压的CMOS器件，制造工艺上需要采用双栅氧化层工艺或者多栅氧层工艺，其中薄栅氧低压器件主要用于逻辑控制电路模块、时钟信号的产生与控制电路模块，厚栅氧高压器件主要用于模拟信号的采样与量化电路模块，共同实现单片电路的功能和技术参数指标。
>[0004]而实现两种不同栅氧化层的工艺集成，并通过工艺制程的优化同时解决两种不同工作电压的CMOS器件的阈值电压Vth漂移量和器件源漏电流增大一直是国际性技术难题。

技术实现思路

[0005]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种抗辐射高低压兼容模拟CMOS器件技术方案，以在满足工艺兼容的同时提高各个CMOS器件的抗总剂量辐射性能。
[0006]为实现上述目的及其他相关目的，本专利技术提供的技术方案如下。
[0007]一种抗辐射高低压兼容模拟CMOS器件集成结构，包括衬底、低压NMOS结构、低压PMOS结构、高压非对称nLDMOS结构、高压对称nLDMOS结构、高压非对称pLDMOS结构、高压对称pLDMOS结构、多晶高值电阻结构和MOS电容结构，低压NMOS结构、低压PMOS结构、高压非对称nLDMOS结构、高压对称nLDMOS结构、高压非对称pLDMOS结构、高压对称pLDMOS结构、多晶高值电阻结构和MOS电容结构通过双栅氧化层工艺同步且相互独立地集成设置在衬底上，高压非对称nLDMOS结构、高压对称nLDMOS结构、高压非对称pLDMOS结构、高压对称pLDMOS结构分别包括层叠设置的两层栅氧化层，低压NMOS结构、低压PMOS结构及MOS电容结构分别包括一层栅氧化层。
[0008]可选地，衬底包括P型衬底，P型衬底包括N型高压阱区、P型高压阱区和无源器件
区，低压PMOS结构、高压非对称nLDMOS结构和高压对称nLDMOS结构分别设置在N型高压阱区上，低压NMOS结构、高压非对称pLDMOS结构和高压对称pLDMOS结构分别设置在P型高压阱区上，多晶高值电阻结构和MOS电容结构分别设置在无源器件区上。
[0009]可选地，低压NMOS结构包括P型衬底、设置在P型衬底上的P型外延层、位于P型外延层中的一个P型阱区、位于N型阱区和P型阱区上的多个局部场氧化隔离区、位于N型阱区和P型阱区连接处并向N型阱区延伸至与局部场氧化隔离区连接的一层栅氧化层、履盖在栅氧化层及局部场氧化隔离区上的多晶硅栅电极、位于多晶硅栅电极两侧的侧墙、位于相邻的两个局部场氧化隔离区之间的未履盖多晶硅栅电极区域的n+源漏区和p+源漏区、与n+源漏区和p+源漏区一一对应连接的接触孔钨塞、与接触孔钨塞连接的金属互连层、用于器件平坦化的层间介质层；
[0010]低压PMOS结构包括P型衬底、设置在P型衬底上的P型外延层、位于P型外延层中的一个N型阱区、位于N型阱区和P型阱区上的多个局部场氧化隔离区、位于N型阱区和P型阱区连接处并向N型阱区延伸至与局部场氧化隔离区连接的一层栅氧化层、履盖在栅氧化层及局部场氧化隔离区上的多晶硅栅电极、位于多晶硅栅电极两侧的侧墙、位于相邻的两个局部场氧化隔离区之间的未履盖多晶硅栅电极区域的n+源漏区和p+源漏区、与n+源漏区和p+源漏区一一对应连接的接触孔钨塞、与接触孔钨塞连接的金属互连层、用于器件平坦化的层间介质层。
[0011]可选地，高压非对称nLDMOS结构包括P型衬底、设置在P型衬底上的P型外延层、位于P型外延层中的一个N型阱区和一个P型阱区、位于N型阱区和P型阱区上的多个局部场氧化隔离区、位于N型阱区和P型阱区连接处并向N型阱区延伸至与局部场氧化隔离区连接的层叠设置的两层栅氧化层、履盖在两层栅氧化层及局部场氧化隔离区上的多晶硅栅电极、位于多晶硅栅电极两侧的侧墙、位于相邻的两个局部场氧化隔离区之间的未履盖多晶硅栅电极区域的n+源漏区和p+源漏区、与n+源漏区和p+源漏区一一对应连接的接触孔钨塞、与接触孔钨塞连接的金属互连层、用于器件平坦化的层间介质层；
[0012]高压对称nLDMOS结构包括P型衬底、设置在P型衬底上的P型外延层、位于P型外延层中的三个P型阱区和夹在三个P型阱区之间的两个N型阱区、位于N型阱区和P型阱区上的多个局部场氧化隔离区、覆盖在中间位置的P型阱区上并延伸至与两侧的局部场氧化隔离区连接的层叠设置的两层栅氧化层、履盖在两层栅氧化层及与其连接的两个局部场氧化隔离区上的多晶硅栅电极、位于多晶硅栅电极两侧的侧墙、位于相邻的两个局部场氧化隔离区之间的未履盖多晶硅栅电极区域的n+源漏区和p+源漏区、与n+源漏和p+源漏区一一对应连接的接触孔钨塞、与接触孔钨塞连接的金属互连层、用于器件平坦化的层间介质层；
[0013]高压非对称pLDMOS结构包括P型衬底、设置在P型衬底内的N型埋层、设置在P型衬底上的P型外延层、位于P型外延层中的两个N型阱区和位于两个N型阱区之间的一个P型阱区、位于N型阱区和P型阱区上的多个局部场氧化隔离区、位于P型阱区与一侧N型阱区的连接处并延伸至与P型阱区上的局部场氧化隔离区连接的层叠设置的两层栅氧化层、履盖在两层栅氧化层及与其连接的局部场氧化隔离区上的多晶硅栅电极、位于多晶硅栅电极两侧的侧墙、位于相邻的两个局部场氧化隔离区之间的未履盖多晶硅栅电极区域的n+源漏区和p+源漏区、与n+源漏区和p+源漏区一一对应连接的接触孔钨塞、与接触孔钨塞连接的金属互连层、用于器件平坦化的层间介质层；
[0014]高压对称pLDMOS结构包括P型衬底、设置在P型衬底内的N型埋层、设置在P型衬底上的P型外延层、位于P型外延层中的三个N型阱区和夹在三个N型阱区之间的两个P型阱区、位于N型阱区和P型阱区上的多个局部场氧化隔离区、覆盖在中间位置的P型阱区上并延伸至与两侧的局部场氧化隔离区连接的层叠设置的两层栅氧化层、履本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种抗辐射高低压兼容模拟CMOS器件集成结构，其特征在于，包括衬底、低压NMOS结构、低压PMOS结构、高压非对称nLDMOS结构、高压对称nLDMOS结构、高压非对称pLDMOS结构、高压对称pLDMOS结构、多晶高值电阻结构和MOS电容结构，低压NMOS结构、低压PMOS结构、高压非对称nLDMOS结构、高压对称nLDMOS结构、高压非对称pLDMOS结构、高压对称pLDMOS结构、多晶高值电阻结构和MOS电容结构通过双栅氧化层工艺同步且相互独立地集成设置在衬底上，高压非对称nLDMOS结构、高压对称nLDMOS结构、高压非对称pLDMOS结构、高压对称pLDMOS结构分别包括层叠设置的两层栅氧化层，低压NMOS结构、低压PMOS结构及MOS电容结构分别包括一层栅氧化层。2.根据权利要求1所述的抗辐射高低压兼容模拟CMOS器件集成结构，其特征在于，衬底包括P型衬底，P型衬底包括N型高压阱区、P型高压阱区和无源器件区，低压PMOS结构、高压非对称nLDMOS结构和高压对称nLDMOS结构分别设置在N型高压阱区上，低压NMOS结构、高压非对称pLDMOS结构和高压对称pLDMOS结构分别设置在P型高压阱区上，多晶高值电阻结构和MOS电容结构分别设置在无源器件区上。3.根据权利要求2所述的抗辐射高低压兼容模拟CMOS器件集成结构，其特征在于，低压NMOS结构包括P型衬底、设置在P型衬底上的P型外延层、位于P型外延层中的一个P型阱区、位于N型阱区和P型阱区上的多个局部场氧化隔离区、位于N型阱区和P型阱区连接处并向N型阱区延伸至与局部场氧化隔离区连接的一层栅氧化层、履盖在栅氧化层及局部场氧化隔离区上的多晶硅栅电极、位于多晶硅栅电极两侧的侧墙、位于相邻的两个局部场氧化隔离区之间的未履盖多晶硅栅电极区域的n+源漏区和p+源漏区、与n+源漏区和p+源漏区一一对应连接的接触孔钨塞、与接触孔钨塞连接的金属互连层、用于器件平坦化的层间介质层；低压PMOS结构包括P型衬底、设置在P型衬底上的P型外延层、位于P型外延层中的一个N型阱区、位于N型阱区和P型阱区上的多个局部场氧化隔离区、位于N型阱区和P型阱区连接处并向N型阱区延伸至与局部场氧化隔离区连接的一层栅氧化层、履盖在栅氧化层及局部场氧化隔离区上的多晶硅栅电极、位于多晶硅栅电极两侧的侧墙、位于相邻的两个局部场氧化隔离区之间的未履盖多晶硅栅电极区域的n+源漏区和p+源漏区、与n+源漏区和p+源漏区一一对应连接的接触孔钨塞、与接触孔钨塞连接的金属互连层、用于器件平坦化的层间介质层。4.根据权利要求2所述的抗辐射高低压兼容模拟CMOS器件集成结构，其特征在于，高压非对称nLDMOS结构包括P型衬底、设置在P型衬底上的P型外延层、位于P型外延层中的一个N型阱区和一个P型阱区、位于N型阱区和P型阱区上的多个局部场氧化隔离区、位于N型阱区和P型阱区连接处并向N型阱区延伸至与局部场氧化隔离区连接的层叠设置的两层栅氧化层、履盖在两层栅氧化层及局部场氧化隔离区上的多晶硅栅电极、位于多晶硅栅电极两侧的侧墙、位于相邻的两个局部场氧化隔离区之间的未履盖多晶硅栅电极区域的n+源漏区和p+源漏区、与n+源漏区和p+源漏区一一对应连接的接触孔钨塞、与接触孔钨塞连接的金属互连层、用于器件平坦化的层间介质层；高压对称nLDMOS结构包括P型衬底、设置在P型衬底上的P型外延层、位于P型外延层中的三个P型阱区和夹在三个P型阱区之间的两个N型阱区、位于N型阱区和P型阱区上的多个局部场氧化隔离区、覆盖在中间位置的P型阱区上并延伸至与两侧的局部场氧化隔离区连接的层叠设置的两层栅氧化层、履盖在两层栅氧化层及与其连接的两个局部场氧化隔离区
上的多晶硅栅电极、位于多晶硅栅电极两侧的侧墙、位于相邻的两个局部场氧化隔离区之间的未履盖多晶硅栅电极区域的n+源漏区和p+源漏区、与n+源漏和p+源漏区一一对应连接的接触孔钨塞、与接触孔钨塞连接的金属互连层、用于器件平坦化的层间介质层；高压非对称pLDMOS结构包括P型衬底、设置在P型衬底内的N型埋层、设置在P型衬底上的P型外延层、位于P型外延层中的两个N型阱区和位于两个N型阱区之间的一个P型阱区、位于N型阱区和P型阱区上的多个局部场氧化隔离区、位于P型阱区与一侧N型阱区的连接处并延伸至与P型阱区上的局部场氧化隔离区连接的层叠设置的两层栅氧化层、履盖在两层栅氧化层及与其连接的局部场氧化隔离区上的多晶硅栅电极、位于多晶硅栅电极两侧的侧墙、位于相邻的两个局部场氧化隔离区之间的未履盖多晶硅栅电极区域的n+源漏区和p+源漏区、与n+源漏区和p+源漏区一一对应连接的接触孔钨塞、与接触孔钨塞连接的金属互连层、用于器件平坦化的层间介质层；高压对称pLDMOS结构包括P型衬底、设置在P型衬底内的N型埋层、设置在P型衬底上的P型外延层、位于P型外延层中的三个N型阱区和夹在三个N型阱区之间的两个P型阱区、位于N型阱区和P型阱区上的多个局部场氧化隔离区、覆盖在中间位置的P型阱区上并延伸至与两侧的局部场氧化隔离区连接的层叠设置的两层栅氧化层、履盖在两层栅氧化层及与其连接的两个局部场氧化隔离区上的多晶硅栅电极、位于多晶硅栅电极两侧的侧墙、位于相邻的两个局部场氧化隔离区之间的未履盖多晶硅栅电极区域的n+源漏区和p+源漏区、与n+源漏区和p+源漏区一一对应连接的接触孔钨塞、与接触孔钨塞连接的金属互连层、用于器件平坦化的层间介质层。5.根据权利要求2所述的抗辐射高低压兼容模拟CMOS器件集成结构，其特征在于，多晶高值电阻结构包括P型衬底、设置在P型衬底上的P型外延层、位于P型外延层中的P型阱区、覆盖在P型阱区上的局部场氧化隔离区、位于部氧化隔离区上的高阻区、位于高阻区两侧的侧墙、与高阻区连接的接触孔钨塞、与接触孔钨塞连接的金属互连层、用于器件平坦化的层间介质层；MOS电容结构包括P型衬底、设置在P型衬底上的P型外延层、位于P型外延层中的N型阱区、覆盖在N型阱区上的局部场氧化隔离区、位于两个局部场氧化隔离区之间的一层栅氧化层、履盖在栅氧化层中部的上电极板、位于上电极板两侧的侧墙、位于局部场氧化隔离区和侧墙之间的n+源漏区、与上电极板和n+源漏区分别对应连接的接触孔钨塞、与接触孔钨塞连接的金属互连层、用于器件平坦化的层间介质层。6.一种抗辐射高低压兼容模拟CMOS器件集成结构的制造方法，其特征在于，包括：提供P型衬底，P型衬底包括低压PMOS分区、高压非对称nLDMOS分区和高压对称nLDMOS分区、低压NMOS分区、高压非对称pLDMOS分区、高压对称pLDMOS分区、多晶高值电阻分区和MOS电容分区；在高压非对称pLDMOS分区和高压对称pLDMOS分区中形成N型埋层；在P型衬底上形成...

【专利技术属性】
技术研发人员：张广胜，朱坤峰，杨永晖，徐青，张培健，钱呈，钟怡，杨法明，裴颖，黄磊，任芳，邱盛，
申请(专利权)人：中国电子科技集团公司第二十四研究所，
类型：发明
国别省市：