CMOS抗闩锁效应结构制造技术

本发明专利技术公开了一种CMOS抗闩锁效应结构，NMOS和PMOS分别形成于高压P阱和高压N阱中。在高压P阱的周侧形成有N阱隔离圈，N阱隔离圈用于从P型半导体衬底隔离NMOS。在N阱隔离圈和高压N阱之间间隔有P阱。PMOS的P+源区、高压N阱、P阱和N阱隔离圈之间形成寄生SCR。在N阱隔离圈的顶部表面形成有肖特基二极管。肖特基二极管的金属电极接地。寄生SCR开启时产生闩锁效应，且寄生SCR开启时肖特基二极管会被反向击穿，寄生SCR开启时的维持电压会叠加肖特基二极管的反向击穿电压，从而能提升寄生SCR开启时的维持电压并从而提高CMOS电路的抗闩锁效应能力。力。力。

【技术实现步骤摘要】
CMOS抗闩锁效应结构


[0001]本专利技术涉及一种半导体集成电路，特别是涉及一种CMOS抗闩锁效应结构。

技术介绍

[0002]根据可靠性的要求，芯片级别的ESD保护电路需要被设置在CMOS集成电路内部，来防止失效。在高压条件下，耐高压ESD保护电路的正负管(pin)脚均有设计。有研究提出堆叠NMOS(Stacked
‑
NMOS，STNMOS)的结构。一般通过利用N阱(Nwell，NW)与P阱(Pwell)将器件隔离开，来达到抗闩锁效应的目的，且Nwell接地(GND＝0V)。为了提供负压源(negative voltage source，
‑
Vcc)的电流激励方式，Nwell隔离圈被用来在负压电路中的从P型衬底(Psub)隔离NMOS器件。然而，一些非常规的闩锁(latchup)路径往往会导致电路的损坏，例如负压下的输入输出(I/O)PMOS和接地NW保护圈之间所产生的寄生可控硅整流器(SCR)。由于寄生的SCR具有较低的维持电压，因此高压CMOS具有较高闩锁风险，例如在28HV工艺中的32V的CMOS具有较高的闩锁风险，28HV表示28nm工艺节点的高压器件。
[0003]如图1所示，是现有具有闩锁风险的CMOS的结构示意图；现有具有闩锁风险的CMOS电路的NMOS和PMOS都形成于P型半导体衬底101上。图1中所述P型半导体衬底101也采用P
‑
sub表示。
[0004]通常，所述P型半导体衬底101为P型硅衬底。
[0005]所述NMOS形成于高压P阱102中，所述PMOS形成于高压N阱103中。图1中所述高压P阱102也采用HVPW表示。所述高压N阱103也采用HVNW表示。
[0006]所述高压P阱102和所述高压N阱103都形成于所述P型半导体衬底101上。
[0007]在所述高压P阱102的周侧形成有N阱隔离圈104，所述N阱隔离圈104用于从所述P型半导体衬底101隔离所述NMOS。图1中所述N阱隔离圈104也采用NW表示。
[0008]在所述N阱隔离圈104和所述高压N阱103之间间隔有P阱105。图1中P阱105也采用PW表示。
[0009]所述NMOS包括：第一栅极结构、N+源区1091、N+漏区1092和P+体引出区1101。
[0010]所述第一栅极结构包括依次叠加的第一栅介质层111a和第一栅极导电材料层112a。
[0011]所述N+源区1091形成于第一N型扩散区1071中，所述N+漏区1092形成于第二N型扩散区1072中，所述P+体引出区1101形成于第一P型扩散区1081中。
[0012]所述第一N型扩散区1071、所述第二N型扩散区1072和所述第一P型扩散区1081都形成于所述高压P阱102中；所述高压P阱102中还形成有第二P+区1102和第二P型扩散区1082，所述第二P+区1102形成于所述第二P型扩散区1082中。
[0013]所述第一栅极结构的第一侧比所述第一栅极结构的第二侧距离所述N阱隔离圈104更远。
[0014]所述第一N型扩散区1071的第二侧和所述第一栅极结构的第一侧对齐或部分交叠。
[0015]所述第二N型扩散区1072的第一侧和所述第二栅极结构的第二侧对齐或部分交叠。
[0016]所述第一P型扩散区1081的第二侧和所述第一N型扩散区1071的第一侧相邻且具有间距。
[0017]所述第二P型扩散区1082的第一侧和所述第二N型扩散区1072的第二侧相邻且具有间距。
[0018]在所述第一P型扩散区1081的第一侧、所述第一P型扩散区1081和所述第一N型扩散区1071之间、所述第一N型扩散区1071的第二侧、所述第二N型扩散区1072的第一侧、所述第二N型扩散区1072和所述第二P型扩散区1082之间和所述第二P型扩散区1082的第二侧都设置有浅沟槽场氧106，且所述第一N型扩散区1071、所述第二N型扩散区1072、所述第一P型扩散区1081和所述第二P型扩散区1082的结深都大于所述浅沟槽场氧106的深度。
[0019]所述P阱105的顶部形成有浅沟槽场氧106。
[0020]所述PMOS包括：第二栅极结构、P+源区1103、P+漏区1104和N+体引出区1093。
[0021]所述第二栅极结构包括依次叠加的第二栅介质层111b和第二栅极导电材料层112b。
[0022]所述P+源区1103形成于第三P型扩散区1083中，所述P+漏区1104形成于第四P型扩散区1084中，所述N+体引出区1093形成于第三N型扩散区1073中。
[0023]所述第三P型扩散区1083、所述第四P型扩散区1084和所述第三N型扩散区1073都形成于所述高压N阱103中；所述高压N阱103中还形成有第二N+区1094和第四N型扩散区1074，所述第二N+区1094形成于所述第四N型扩散区1074中。
[0024]所述第二栅极结构的第一侧比所述第二栅极结构的第二侧距离所述P阱105更远。
[0025]所述第三P型扩散区1083的第二侧和所述第二栅极结构的第一侧对齐或部分交叠。
[0026]所述第四P型扩散区1084的第一侧和所述第二栅极结构的第二侧对齐或部分交叠。
[0027]所述第三N型扩散区1073的第二侧和所述第三P型扩散区1083的第一侧相邻且具有间距。
[0028]所述第四N型扩散区1074的第一侧和所述第四P型扩散区1084的第二侧相邻且具有间距。
[0029]在所述第三N型扩散区1073的第一侧、所述第三N型扩散区1073和所述第三P型扩散区1083之间、所述第三P型扩散区1083的第二侧、所述第四P型扩散区1084的第一侧、所述第四P型扩散区1084和所述第四N型扩散区1074之间和所述第四N型扩散区1074的第二侧都设置有浅沟槽场氧106，且所述第三P型扩散区1083、所述第四P型扩散区1084、所述第三N型扩散区1073和所述第四N型扩散区1074的结深都大于所述浅沟槽场氧106的深度。
[0030]所述NMOS的所述N+源区1091和所述P+体引出区1101都连接到负电源电极VSS；
[0031]所述PMOS的所述P+源区1103和所述N+体引出区1093都连接到正电源电极Vdd。
[0032]图1中，N型扩散区1071至1074也还都采用NDF表示；P型扩散区1081至1084也还都采用PDF表示；所述N+源区1091、所述N+漏区1092、所述N+体引出区1093、第二N+区1094和所述N+区1095也都采用N+表示；所述P+体引出区1101、所述第二P+区1102、所述P+源区1103和
所述P+漏区1104也都采用P+表示。
[0033]在所述N阱隔离圈104的顶部表面形成有N+区1095并通过N+区1095接地GND。
[0034]所述PMOS的P+本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种CMOS抗闩锁效应结构，其特征在于：CMOS电路的NMOS和PMOS都形成于P型半导体衬底上；所述NMOS形成于高压P阱中，所述PMOS形成于高压N阱中；所述高压P阱和所述高压N阱都形成于所述P型半导体衬底上；在所述高压P阱的周侧形成有N阱隔离圈，所述N阱隔离圈用于从所述P型半导体衬底隔离所述NMOS；在所述N阱隔离圈和所述高压N阱之间间隔有P阱；所述PMOS的P+源区、所述高压N阱、所述P阱和所述N阱隔离圈之间形成寄生SCR；在所述N阱隔离圈的顶部表面形成有肖特基二极管；所述肖特基二极管的金属电极接地；所述寄生SCR开启时产生闩锁效应，且所述寄生SCR开启时所述肖特基二极管会被反向击穿，所述寄生SCR开启时的维持电压会叠加所述肖特基二极管的反向击穿电压，利用所述肖特基二极管的反向击穿电压提升所述寄生SCR开启时的维持电压并从而提高所述CMOS电路的抗闩锁效应能力。2.如权利要求1所述的CMOS抗闩锁效应结构，其特征在于：所述P型半导体衬底为P型硅衬底。3.如权利要求1所述的CMOS抗闩锁效应结构，其特征在于：所述NMOS包括：第一栅极结构、N+源区、N+漏区和P+体引出区。4.如权利要求3所述的CMOS抗闩锁效应结构，其特征在于：所述第一栅极结构包括依次叠加的第一栅介质层和第一栅极导电材料层。5.如权利要求4所述的CMOS抗闩锁效应结构，其特征在于：所述第一栅介质层为栅氧化层或者为高介电常数层；所述第一栅极导电材料层为多晶硅栅或者金属栅。6.如权利要求3所述的CMOS抗闩锁效应结构，其特征在于：所述N+源区形成于第一N型扩散区中，所述N+漏区形成于第二N型扩散区中，所述P+体引出区形成于第一P型扩散区中；所述第一N型扩散区、所述第二N型扩散区和所述第一P型扩散区都形成于所述高压P阱中；所述高压P阱中还形成有第二P+区和第二P型扩散区，所述第二P+区形成于所述第二P型扩散区中；所述第一栅极结构的第一侧比所述第一栅极结构的第二侧距离所述N阱隔离圈更远；所述第一N型扩散区的第二侧和所述第一栅极结构的第一侧对齐或部分交叠；所述第二N型扩散区的第一侧和所述第二栅极结构的第二侧对齐或部分交叠；所述第一P型扩散区的第二侧和所述第一N型扩散区的第一侧相邻且具有间距；所述第二P型扩散区的第一侧和所述第二N型扩散区的第二侧相邻且具有间距。7.如权利要求6所述的CMOS抗闩锁效应结构，其特征在于：在所述第一P型扩散区的第一侧、所述第一P型扩散区和所述第一N型扩散区之间、所述第一N型扩散区的第二侧、所述第二N型扩散区的第一侧、所述第二N型扩散区和所述第二...

【专利技术属性】
技术研发人员：庚润，田志，姬峰，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：