一种隧穿场效应晶体管及其制备方法技术

本发明专利技术公开了一种隧穿场效应晶体管及其制备方法，其中隧穿场效应晶体管包括半导体衬底、绝缘层、异质结、导电电极层以及介质层，所述半导体衬底的上方设置所述绝缘层，所述绝缘层上方设置所述异质结，所述异质结的上方设置所述介质层，在所述异质结的两侧以及所述介质层的上方设置所述导电电极层，所述异质结包括错开堆叠的硒化钨层和硒化锆层。本发明专利技术采用硒化锆/硒化钨异质结作为隧穿层，通过栅压调节异质结界面能带结构，使得该晶体管具有较高的开态电流，解决硅基隧穿场效应晶体管开态电流小的问题。小的问题。小的问题。

【技术实现步骤摘要】
一种隧穿场效应晶体管及其制备方法


[0001]本专利技术涉及半导体光电子器件领域，特别是涉及一种隧穿场效应晶体管及其制备方法。

技术介绍

[0002]金属
‑
氧化物
‑
半导体场效应晶体管(MOSFET)是一种基于载流子的扩散漂移，并利用电场来控制输出电流的半导体器件。经过应变硅技术、高k栅介质和金属栅技术、鳍型晶体管结构等发展历程，晶体管技术的发展难以维持摩尔定律，越来越接近其物理极限，短沟道效应如漏致势垒降低，氧化层介质隧穿，阈值电压漂移，漏电流增加，热载流子效应等问题日益严重。高功耗不仅增加封装和散热成本，缩短电子设备持续工作时间，加大了电路系统故障率。
[0003]传统MOSFET的亚阈值摆幅的理论极限约60mV/dec，要突破这一瓶颈，开发超陡亚阈值振幅的场效应晶体管，就必须基于新的工作机理。隧穿场效应晶体管(TFET)基于量子力学的带
‑
带隧穿原理工作，通过栅压改变本征区的能带结构，使得载流子能够穿过源区与本征区的势垒，是极有希望的新型逻辑开关器件。但是，硅基TFET的隧穿势垒较高，导致隧穿几率较低，使其驱动电流(开态电流Ion)比MOSFET通常低很多。实际应用中，这将会给由TFET器件构成的电路带来极大的延迟，不利于大规模集成，使其应用受到很大的局限。因此，如何保证TFET器件低暗电流的同时，提升其开态电流是目前亟待解决的问题。

技术实现思路

[0004]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种隧穿场效应晶体管及其制备方法。
[0005]本专利技术的技术方案是：
[0006]根据本专利技术的第一技术方案，提供了一种隧穿场效应晶体管，包括半导体衬底、绝缘层、异质结、导电电极层以及介质层，所述半导体衬底的上方设置所述绝缘层，所述绝缘层上方设置所述异质结，所述异质结的上方设置所述介质层，在所述异质结的两侧以及所述介质层的上方设置所述导电电极层，所述异质结包括错开堆叠的硒化钨层和硒化锆层。
[0007]进一步，所述硒化钨层错位布设在所述硒化锆层的上方。
[0008]进一步，所述硒化锆层错位布设在所述硒化钨层的上方。
[0009]进一步，所述介质层是SiO2或Al2O3。
[0010]进一步，所述半导体衬底是硅衬底或SiO2衬底或Si/SiO2衬底。
[0011]根据本专利技术的第二技术方案，提供一种隧穿场效应晶体管的制备方法，所述方法包括：
[0012]步骤1、在半导体衬底上依次生长WSe2和ZrSe2单层或少层薄膜，或在半导体衬底上依次生长ZrSe2和WSe2单层或少层薄膜，形成ZrSe2/WSe2异质结，所述WSe2和ZrSe2单层或少层薄膜错位布设；
[0013]步骤2、通过曝光显影剥离工艺，在异质结上方制备介质层；
[0014]步骤3、再次通过曝光显影剥离工艺，并用磁控溅射法制备导电电极层，所述导电电极层设置在所述异质结的两侧以及所述介质层的上方。
[0015]进一步，通过化学气相沉积法或磁控溅射法在所述半导体衬底上生长WSe2和ZrSe2单层或少层薄膜。
[0016]根据本专利技术的第三技术方案，提供一种隧穿场效应晶体管的制备方法，所述方法包括：
[0017]步骤1、在不同的衬底上分别制备ZrSe2和WSe2薄膜，采用湿法转移，将ZrSe2薄膜转移至WSe2薄膜上或将WSe2薄膜转移至ZrSe2薄膜上，使所述ZrSe2薄膜和所述WSe2薄膜部分重叠，形成垂直结构的异质结；
[0018]步骤2、将所述异质结转移至半导体衬底上；
[0019]步骤3、通过曝光显影剥离工艺，在异质结上方制备介质层；
[0020]步骤4、再次通过曝光显影剥离工艺，并用磁控溅射法制备导电电极层，所述导电电极层设置在所述异质结的两侧以及所述介质层的上方。
[0021]进一步，在不同的衬底上用化学气相沉积法，分别制备ZrSe2和WSe2薄膜，
[0022]进一步，所述介质层是SiO2或Al2O3。
[0023]与现有技术相比，本专利技术的有益效果在于：
[0024]本专利技术基于单层或薄层材料构成异质结，源漏极耗尽层极薄，栅压对界面能带结构调节效果明显，开态下能有效提高隧穿几率，从而提高开态电流。
附图说明
[0025]在不一定按比例绘制的附图中，相同的附图标记可以在不同的视图中描述相似的部件。具有字母后缀或不同字母后缀的相同附图标记可以表示相似部件的不同实例。附图大体上通过举例而不是限制的方式示出各种实施例，并且与说明书以及权利要求书一起用于对所公开的实施例进行说明。在适当的时候，在所有附图中使用相同的附图标记指代同一或相似的部分。这样的实施例是例证性的，而并非旨在作为本装置或方法的穷尽或排他实施例。
[0026]图1示出了根据本专利技术实施例的一种隧穿场效应晶体管的结构示意图；
[0027]图2示出了根据本专利技术实施例的一种隧穿场效应晶体管的结构示意图；
[0028]图3示出了根据本专利技术实施例的一种隧穿场效应晶体管的能带结构及隧穿机制示意图；
[0029]图4为示出了根据本专利技术实施例的一种隧穿场效应晶体管的制备方法的流程图；
[0030]图5为示出了根据本专利技术实施例的一种隧穿场效应晶体管的制备方法的流程图。
[0031]图中，1
‑
半导体衬底；2
‑
绝缘层；3
‑
导电电极层；301
‑
源电极；302
‑
漏电极；303
‑
栅电极；4
‑
硒化钨层；5
‑
硒化锆层；6
‑
绝缘层。
具体实施方式
[0032]以下列举的部分实施例仅仅是为了更好地对本专利技术进行说明，但本专利技术的内容并不局限在应用于所举的实施例中。所以熟悉本领域的技术人员根据上述
技术实现思路
对实施方
案进行非本质的改进和调整而应用于其他实施例中，仍在本专利技术的保护范围之内。
[0033]现在结合说明书附图对本专利技术做进一步的说明。
[0034]图1示出了根据本专利技术实施例的一种隧穿场效应晶体管的结构示意图。本专利技术实施例提供一种隧穿场效应晶体管。如图1所示，该隧穿场效应晶体管包括半导体衬底1、绝缘层2、异质结、导电电极层3以及介质层6，所述半导体衬底1的上方设置所述绝缘层2，所述绝缘层2上方设置所述异质结，所述异质结的上方设置所述介质层6，在所述异质结的两侧以及所述介质层6的上方设置所述导电电极层3，所述异质结包括错开堆叠的硒化钨层4和硒化锆层5。
[0035]需要注意，错开堆叠的硒化钨层4和硒化锆层5，两者之间大部分重叠，并有一段错开，使两者之间存在空隙，重叠比例可以大于百分之70，但不能为百分之一百，具体的重叠比例本实施例此处不作具体限定。并且，硒化钨层4和硒化锆层5的堆叠方式可以是如图1所示的，所述硒化锆层5错位布设在所述硒化钨层4的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种隧穿场效应晶体管，其特征在于，包括半导体衬底、绝缘层、异质结、导电电极层以及介质层，所述半导体衬底的上方设置所述绝缘层，所述绝缘层上方设置所述异质结，所述异质结的上方设置所述介质层，在所述异质结的两侧以及所述介质层的上方设置所述导电电极层，所述异质结包括错开堆叠的硒化钨层和硒化锆层。2.根据权利要求1所述的隧穿场效应晶体管，其特征在于，所述硒化钨层错位布设在所述硒化锆层的上方。3.根据权利要求1所述的隧穿场效应晶体管，其特征在于，所述硒化锆层错位布设在所述硒化钨层的上方。4.根据权利要求1所述的隧穿场效应晶体管，其特征在于，所述介质层是SiO2或Al2O3。5.根据权利要求1所述的隧穿场效应晶体管，其特征在于，所述半导体衬底是硅衬底或SiO2衬底或Si/SiO2衬底。6.一种隧穿场效应晶体管的制备方法，其特征在于，所述方法包括：步骤1、在半导体衬底上依次生长WSe2和ZrSe2单层或少层薄膜，或在半导体衬底上依次生长ZrSe2和WSe2单层或少层薄膜，形成ZrSe2/WSe2异质结，所述WSe2和ZrSe2单层或少层薄膜错位布设；步骤2、通过曝光显影剥离工艺，...

【专利技术属性】
技术研发人员：周大华，石彪，张永娜，赵洪泉，朱海鹏，冯双龙，史浩飞，
申请(专利权)人：中国科学院重庆绿色智能技术研究院，
类型：发明
国别省市：