半导体器件的制备方法技术

本申请涉及一种半导体器件的制备方法。所述制备方法包括：提供衬底；在所述衬底的非器件加工区形成监测孔，在所述衬底的器件加工区形成工艺孔；其中，所述监测孔至少包括两个深度不同的第一孔部和第二孔部；在所述工艺孔和所述监测孔内填充栅极材料以形成栅极材料层；其中，所述栅极材料与所述衬底的材料不同；对所述栅极材料层位于所述工艺孔内的部分和位于所述监测孔内的部分同步进行刻蚀，以在所述工艺孔内形成凹槽；通过所述监测孔中栅极材料的残留情况确定所述凹槽的底部边缘的深度是否符合制备要求。本申请的半导体器件的制备方法能够在线直接监控栅极材料层刻蚀后形成的凹槽的底部边缘的深度，及时发现异常，避免后续造成诸多不良影响。续造成诸多不良影响。续造成诸多不良影响。

【技术实现步骤摘要】
半导体器件的制备方法


[0001]本申请涉及集成电路制造领域，尤其涉及一种半导体器件的制备方法。

技术介绍

[0002]IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)是由BJT(Bipolar Junction Transistor，双极型三极管)和MOSFET(Metal Oxide Semiconductor Field
‑
Effect Transistor，绝缘栅型场效应管)组成的复合全控型电压驱动式功率半导体器件，兼有MOSFET的高输入阻抗和BJT的低导通压降两方面的优点，在轨道交通、智能电网、航空航天、电动汽车与新能源装备等领域应用极广。
[0003]在IGBT半导体器件的制造工艺中，需要对多晶硅刻蚀形成凹槽，该凹槽大致形成为两边高、中心低的弧形，该凹槽的底部边缘的深度的控制是工艺中的重要环节，该凹槽的底部边缘太浅会存在残留物，太深会导致无法形成沟道。目前，无法在线直接量取该凹槽的底部边缘的深度，只能通过多晶硅刻蚀后的栅极氧化层的厚度侧面反应该凹槽的底部边缘的深度，但其无法反应凹槽的底部边缘的形貌或深度异常情况，通常只有在晶圆测试环节才能发现栅极阈值电压异常，这会导致很多不良影响。

技术实现思路

[0004]基于现有技术中的上述缺陷，本申请的目的之一在于提供一种半导体器件的制备方法，其能够在线直接监控栅极材料层刻蚀后形成的凹槽的底部边缘的深度，及时发现异常，避免后续造成诸多不良影响。
[0005]为此，本申请提供如下技术方案。
[0006]本申请提供了一种半导体器件的制备方法，所述制备方法包括：
[0007]提供衬底；
[0008]在所述衬底的非器件加工区形成监测孔，在所述衬底的器件加工区形成工艺孔；其中，所述监测孔至少包括两个深度不同的第一孔部和第二孔部；
[0009]在所述工艺孔和所述监测孔内填充栅极材料以形成栅极材料层；其中，所述栅极材料与所述衬底的材料不同；
[0010]对所述栅极材料层位于所述工艺孔内的部分和位于所述监测孔内的部分同步进行刻蚀，以在所述工艺孔内形成凹槽；
[0011]通过所述监测孔中栅极材料的残留情况确定所述凹槽的底部边缘的深度是否符合制备要求。
[0012]在至少一个实施方式中，所述第一孔部的深度不小于可接受数值范围的最小值，所述第二孔部的深度不大于可接受数值范围的最大值，所述第二孔部的深度大于所述第一孔部的深度；
[0013]其中，可接受数值范围指的是所述凹槽的底部边缘的深度符合制备要求时的数值范围。
[0014]在至少一个实施方式中，所述监测孔还包括第三孔部，所述第三孔部的深度大于所述第一孔部的深度，且小于所述第二孔部的深度。
[0015]在至少一个实施方式中，所述第一孔部、所述第二孔部和所述第三孔部相互连通地形成阶梯孔，或者
[0016]所述第一孔部、所述第二孔部和所述第三孔部分开设置。
[0017]在至少一个实施方式中，所述第三孔部的深度设置为等于所述凹槽的底部边缘的深度的期望值。
[0018]在至少一个实施方式中，所述第一孔部的深度等于可接受数值范围的最小值，所述第二孔部的深度等于可接受数值范围的最大值。
[0019]在至少一个实施方式中，所述第一孔部的深度范围为0.08μm至0.12μm，所述第二孔部的深度范围为0.28μm至0.32μm。
[0020]在至少一个实施方式中，所述在所述衬底的非器件加工区形成监测孔，包括：
[0021]在所述衬底上形成掩膜层；
[0022]基于半色调掩膜板对所述掩膜层进行图案化；
[0023]基于图案化后的所述掩膜层刻蚀所述衬底形成所述监测孔。
[0024]在至少一个实施方式中，所述在所述衬底的非器件加工区形成监测孔，在所述衬底的器件加工区形成工艺孔，包括：
[0025]在所述衬底上形成掩膜层；
[0026]基于半色调掩膜板对所述掩膜层进行图案化；
[0027]基于图案化后的所述掩膜层刻蚀所述衬底同时形成所述监测孔和所述工艺孔。
[0028]在至少一个实施方式中，所述半导体器件为绝缘栅双极型晶体管。
[0029]有益效果
[0030]本申请提供了一种半导体器件的制备方法，通过在衬底的非器件加工区形成监测孔，在衬底的器件加工区形成工艺孔，监测孔至少包括两个深度不同的第一孔部和第二孔部，对栅极材料层位于工艺孔内的部分和位于监测孔内的部分同步进行刻蚀，通过监测孔中栅极材料的残留情况确定工艺孔内刻蚀形成的凹槽的底部边缘的深度是否符合制备要求，实现了对凹槽的底部边缘的深度的在线监控，进而能够及时发现异常，避免后续造成诸多不良影响。
附图说明
[0031]图1示出了相关技术提供的半导体器件制备工艺中沉积多晶硅后形成的结构的示意图。
[0032]图2示出了图1中的多晶硅被刻蚀后形成的结构的示意图。
[0033]图3示出了本申请实施例提供的半导体器件的制备方法的流程图。
[0034]图4示出了本申请第一实施方式的监测孔的结构示意图。
[0035]图5a至图5d示出了第一实施方式的监测孔在制备过程中的结构示意图。
[0036]图5e示出了第一实施方式的监测孔制备完成后和工艺孔的结构示意图。
[0037]图5f示出了第一实施方式的监测孔和工艺孔处沉积栅极材料形成栅极材料层后的结构示意图。
[0038]图5g示出了图5f中的栅极材料层被刻蚀后形成的结构的示意图。
[0039]图6示出了本申请第二实施方式的监测孔的结构示意图。
[0040]图7a至图7d示出了第二实施方式的监测孔在制备过程中的结构示意图。
[0041]图7e示出了第二实施方式的监测孔制备完成后和工艺孔的结构示意图。
[0042]图7f示出了第二实施方式的监测孔和工艺孔处沉积栅极材料形成栅极材料层后的结构示意图。
[0043]图7g示出了图7f中的栅极材料层被刻蚀后形成的结构的示意图。
[0044]附图标记说明
[0045]10、多晶硅；20、凹槽；30、衬底；h、凹槽的底部边缘与衬底顶面之间的距离；
[0046]100、器件加工区；200、非器件加工区；
[0047]1、衬底；2、阶梯孔；21、第一孔部；22、第二孔部；23、第三孔部；
[0048]3、硬掩膜层；4、光刻胶层；5、栅极材料层；
[0049]6、监测孔；61、第一孔部；62、第二孔部；63、第三孔部；
[0050]7、工艺孔。
具体实施方式
[0051]下面将参照附图更详细地描述本申请公开的示例性实施方式。虽然附图中显示了本申请的示例性实施方式，然而应当理解，可以以各种形式实现本申请，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本申请，并且能够本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制备方法，其特征在于，所述制备方法包括：提供衬底；在所述衬底的非器件加工区形成监测孔，在所述衬底的器件加工区形成工艺孔；其中，所述监测孔至少包括两个深度不同的第一孔部和第二孔部；在所述工艺孔和所述监测孔内填充栅极材料以形成栅极材料层；其中，所述栅极材料与所述衬底的材料不同；对所述栅极材料层位于所述工艺孔内的部分和位于所述监测孔内的部分同步进行刻蚀，以在所述工艺孔内形成凹槽；通过所述监测孔中栅极材料的残留情况确定所述凹槽的底部边缘的深度是否符合制备要求。2.根据权利要求1所述的制备方法，其特征在于，所述第一孔部的深度不小于可接受数值范围的最小值，所述第二孔部的深度不大于可接受数值范围的最大值，所述第二孔部的深度大于所述第一孔部的深度；其中，可接受数值范围指的是所述凹槽的底部边缘的深度符合制备要求时的数值范围。3.根据权利要求2所述的制备方法，其特征在于，所述监测孔还包括第三孔部，所述第三孔部的深度大于所述第一孔部的深度，且小于所述第二孔部的深度。4.根据权利要求3所述的制备方法，其特征在于，所述第一孔部、所述第二孔部和所述第三孔部相互连通地形成阶梯孔，或者所述第一孔部、所述第二...

【专利技术属性】
技术研发人员：杨凌辉，
申请(专利权)人：绍兴中芯集成电路制造股份有限公司，
类型：发明
国别省市：