半导体装置及半导体装置的制造方法制造方法及图纸

提供能够对接通电压与通断损耗之间的折衷特性进行控制的半导体装置及半导体装置的制造方法。半导体装置具有半导体衬底、第1导电型的漂移层、第1导电型的缓冲层、第1半导体层及第2半导体层。第1半导体层及第2半导体层设置于比缓冲层更靠半导体衬底的第2主面侧处。第1半导体层及第2半导体层在从半导体衬底的第2主面朝向第1主面的方向上依次排列地配置。第1半导体层和第2半导体层具有彼此相同的导电型。第2半导体层与第1半导体层相比每单位体积的杂质的原子数多。积的杂质的原子数多。积的杂质的原子数多。

【技术实现步骤摘要】
半导体装置及半导体装置的制造方法


[0001]本专利技术涉及半导体装置及半导体装置的制造方法。

技术介绍

[0002]IGBT(Insulated Gate Bipolar Transistor)等半导体装置针对接通(ON)电压与通断损耗之间的关系而展示出折衷的特性。已知为了对该折衷的关系进行控制而有意地在半导体衬底内生成复合中心的载流子寿命控制方法。复合中心例如是通过将电子束、质子、氦等带电粒子或者铂等重金属注入至半导体衬底内而生成的。
[0003]另一方面，在专利文献1中公开了具有P发射极层的IGBT，该P发射极层具有与N缓冲层同等程度的浓度的P
‑
层和与该P
‑
层接触的高浓度的P
+
层。该专利文献1所记载的IGBT使反向耐压变大，并且不使截止损耗增大，实现了接通电压的下降。
[0004]专利文献1：日本特开2004
‑
311481号公报
[0005]专利文献1所记载的P
‑
层具有防止由缺陷等引起的集电极短路且支撑着P
+
层的功能。因此，难以将上述的接通电压与通断损耗的关系控制为任意的特性。

技术实现思路

[0006]本专利技术就是为了解决上述课题而提出的，提供能够对接通电压与通断损耗之间的折衷特性进行控制的半导体装置。
[0007]本专利技术涉及的半导体装置具有半导体衬底、第1导电型的漂移层、第1导电型的缓冲层、第1半导体层及第2半导体层。半导体衬底包含第1主面和与第1主面相对的第2主面。第1导电型的漂移层设置于半导体衬底的第1主面与第2主面之间。第1导电型的缓冲层设置于比漂移层更靠第2主面侧处。第1导电型的缓冲层与漂移层相比每单位体积的杂质的原子数多。第1半导体层及第2半导体层设置于比缓冲层更靠第2主面侧处。第1半导体层及第2半导体层在从第2主面朝向第1主面的方向上依次排列地配置。第1半导体层和第2半导体层具有彼此相同的导电型。第2半导体层与第1半导体层相比每单位体积的杂质的原子数多。
[0008]专利技术的效果
[0009]本专利技术的半导体装置能够对接通电压与通断损耗之间的折衷特性进行控制。
[0010]本专利技术的目的、特征、方案及优点通过以下的详细说明和附图变得更清楚。
附图说明
[0011]图1是表示实施方式1中的半导体装置的结构的俯视图。
[0012]图2是表示实施方式1中的半导体装置的结构的剖视图。
[0013]图3是表示图2所示的B
‑
B处的杂质浓度的分布的图。
[0014]图4是表示接通电压与p型集电极层的每单位面积的杂质的原子数之比之间的关系的图。
[0015]图5是表示短路能量密度与接通电压之间的关系的图。
[0016]图6是表示接通电压与截止通断损耗之间的关系的图。
[0017]图7是表示半导体装置的制造方法的图。
[0018]图8是表示半导体装置的制造方法的图。
[0019]图9是表示半导体装置的制造方法的图。
[0020]图10是表示半导体装置的制造方法的图。
[0021]图11是表示半导体装置的制造方法的图。
[0022]图12是表示半导体装置的制造方法的图。
[0023]图13是表示半导体装置的制造方法的图。
[0024]图14是表示半导体装置的第2主面侧的构造的形成工序的一览的图。
[0025]图15是表示半导体装置的制造方法的图。
[0026]图16是表示半导体装置的制造方法的图。
[0027]图17是表示半导体装置的制造方法的图。
[0028]图18是表示半导体装置的制造方法的图。
[0029]图19是表示半导体装置的制造方法的图。
[0030]图20是表示实施方式3中的半导体装置的结构的图。
[0031]图21是表示半导体装置的第2主面侧的构造的形成工序的一览的图。
[0032]图22是表示半导体装置的输出特性的图。
[0033]图23是表示接通电压及交叉点与n
+
型第2阴极层的每单位面积的杂质的原子数之间的关系的图。
[0034]图24是表示接通电压与截止通断损耗之间的关系的图。
[0035]图25是表示实施方式4中的半导体装置的结构的剖视图。
[0036]图26是表示半导体装置的第2主面侧的构造的形成工序的一览的图。
[0037]图27是表示实施方式5中的半导体装置的结构的剖视图。
[0038]图28是表示半导体装置的第2主面侧的构造的形成工序的一览的图。
[0039]图29是表示实施方式6中的半导体装置的结构的剖视图。
[0040]图30是表示实施方式7中的半导体装置的结构的剖视图。
[0041]图31是表示金属的种类、扩散层的导电型和接触电阻率的图。
[0042]图32是表示退火温度与包含Ni的第1金属层的薄层电阻之间的关系的图。
[0043]图33是表示通过X射线衍射法而解析出的第1金属层的频谱的图。
[0044]图34是表示IGBT的接通电压与测定温度之间的关系的图。
具体实施方式
[0045]＜实施方式1＞
[0046]在以下的说明中，n及p表示半导体的导电型。n
‑
表示杂质浓度比n低。n
+
表示杂质浓度比n高。同样地，p
‑
表示杂质浓度比p低。p
+
表示杂质浓度比p高。以下所示的各层的p型及n型也可以彼此调换。这里，杂质浓度表示每单位体积的杂质的原子数，其单位由“atoms/cm
3”表示。在以下的实施方式中，除了“atoms/cm
3”的单位以外，还使用“atoms/cm
2”。“atoms/cm
2”表示每单位面积的原子数。每单位面积的原子数(atoms/cm2)对应于将每单位体积的原子数(atoms/cm3)沿深度方向进行积分而得到的值。每单位体积的原子数(atoms/
cm3)例如通过二次离子质量分析法(Secondary Ion Mass Spectrometry，SIMS)而求出。
[0047]图1是表示实施方式1中的半导体装置101的结构的俯视图。半导体装置101在1个半导体衬底内具有有源单元区域41、界面区域42、边缘末端区域43、栅极配线44及栅极焊盘45。半导体衬底例如由Si等半导体或者SiC、GaN、氧化镓等所谓的宽带隙半导体形成。在实施方式1中，示出了半导体衬底是Si晶片的例子，但如上所述，半导体衬底的种类不限定于此。实施方式1中的半导体装置101是具有沟槽栅极构造的IGBT(Insulated Gate Bipolar Transistor)。
[0048]在有源单元区域41配置有多个IGBT单元(未图示)。有源单元区域41是保证半导体装置101的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其具有：半导体衬底，其包含第1主面和与所述第1主面相对的第2主面；第1导电型的漂移层，其设置于所述半导体衬底的所述第1主面与所述第2主面之间；第1导电型的缓冲层，其设置于比所述漂移层更靠第2主面侧处，与所述漂移层相比每单位体积的杂质的原子数多；以及第1半导体层和第2半导体层，它们设置于比所述缓冲层更靠所述第2主面侧处，在从所述第2主面朝向所述第1主面的方向上依次排列地配置，所述第1半导体层和所述第2半导体层具有彼此相同的导电型，所述第2半导体层与所述第1半导体层相比每单位体积的杂质的原子数多。2.根据权利要求1所述的半导体装置，其中，在所述半导体衬底的所述第2主面之上还具有层叠有多个金属层的电极。3.根据权利要求2所述的半导体装置，其中，所述多个金属层中的与所述半导体衬底的所述第2主面接触的金属层包含NiSi。4.根据权利要求2所述的半导体装置，其中，所述多个金属层中的与所述半导体衬底的所述第2主面接触的金属层包含AlSi，所述AlSi所包含的Si的浓度大于或等于1％且小于或等于3％。5.根据权利要求1至4中任一项所述的半导体装置，其中，所述第1半导体层的从所述第2主面朝向所述第1主面的所述方向上的每单位体积的杂质的原子数具有峰值，所述第2半导体层的从所述第2主面朝向所述第1主面的所述方向上的每单位体积的杂质的原子数具有峰值，所述第1半导体层的每单位体积的所述原子数的所述峰值所处的距离所述第2主面的深度R1和所述第2半导体层的每单位体积的所述原子数的所述峰值所处的距离所述第2主面的深度R2满足R2/R1＝5.0的关系式。6.根据权利要求1至5中任一项所述的半导体装置，其中，所述第1半导体层的每单位面积的杂质的原子数(D1)和所述第2半导体层的每单位面积的杂质的原子数(D2)满足D2/D1≥0.07的关系式。7.根据权利要求1至6中任一项所述的半导体装置，其中，所述缓冲层的从所述第2主面朝向所述第1主面的所述方向上的每单位体积的杂质的原子数具有多个峰值，所述多个峰值随着靠近所述第2主面而变高。8.根据权利要求7所述的半导体装置，其中，与所述缓冲层的所述多个峰值中的靠近所述第2主面的峰值对应的所述杂质是磷或砷，与所述缓冲层的所述多个峰值中的比靠近所述第2主面的所述峰值更靠近所述第1主
面的峰值对应的所述杂质是除磷及砷以外的元素。9.根据权利要求7或8所述的半导体装置，其中，所述缓冲层的所述多个峰值中的最大的峰值比所述第2半导体层的从所述第2主面朝向所述第1主面的所述方向上的每单位体积的杂质的原子数的峰值低。10.根据权利要求7至9中任一项所述的半导体装置，其中，所述缓冲层的所述多个峰值中的最大的峰值比所述第1半导体层的从所述第2主面朝向所述第1主面的所述方向上的每单位体积的杂质的原子数的峰值低。11.根据权利要求1至10中任一项所述的半导体装置，其中，所述半导体装置还具有：第2导电型的基极层，其设置于比所述漂移层更靠第1主面侧处；第1导电型的发射极层，其是在比所述基极层更靠所述第1主面侧作为所述半导体衬底的表层而设置的，形成所述第1主面；以及栅极电极，其隔着绝缘膜而设置于从所述第1主面将所述发射极层和所述基极层贯通的沟槽的内部，所述第1半导体层和所述第2半导体层具有第2导电型，所述发射极层、所述基极层、所述漂移层、所述缓冲层、所述第1半导体层、所述第2半导体层和所述栅极电极形成IGBT，IGBT是绝缘栅双极型晶体管。12.根据权利要求1至10中任一项所述的半导体装置，其中，还具有设置于比所述漂移层更靠第1主面侧处的第2导电型的阳极层，所述第1半导体层和所述第2半导体层具有第1导电型。13.根据权利要求1至10中任一项所述的半导体装置，其中，还具有设置于比所述漂移层更靠第1主面侧处的第2导电型的阳极层，所述第1半导体层和所述第2半导体层...

【专利技术属性】
技术研发人员：中村胜光，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：