静电保护电路及半导体器件制造技术

本发明专利技术提供一种静电保护电路及半导体器件，静电保护电路与第一焊垫及第二焊垫电连接，静电保护电路包括：静电泻放晶体管，具有控制端、第一端、第二端、衬底端，第一端电连接至第一焊垫，第二端电连接至第二焊垫；静电脉冲检测电路，具有上端、下端、输出端，上端电连接至第一焊垫，下端电连接至第二焊垫，输出端电连接至控制端和衬底端。本发明专利技术优点是，避免静电保护电路的误启动，且利用静电脉冲检测电路增加延时时间，以使静电泻放晶体管充分泻放静电电荷，且静电泻放晶体管的控制端与衬底端短接，提高了衬底端的电位，静电电荷能够快速经静电泻放晶体管泻放，增强了静电保护电路的静电电荷泻放能力。电电荷泻放能力。电电荷泻放能力。

【技术实现步骤摘要】
静电保护电路及半导体器件


[0001]本专利技术涉及集成电路领域，尤其涉及一种静电保护电路及半导体器件。

技术介绍

[0002]近些年随着集成电路工艺的快速发展，MOS管的线宽越来越窄，结深(junction depth)越来越浅，栅氧层的厚度也越来越薄，这些都加速了电路设计对静电保护(ESD，Electro
–
Static Discharge)的需求。当线宽为1μm时，ESD事件对电路的影响很小，当进入0.18μm、0.13μm时代，尤其是90纳米以下时代，ESD成为了刻不容缓的问题。
[0003]图1A是现有的电路结构示意图，请参阅图1A，内部电路10分别与第一焊垫VDD及第二焊垫VSS电连接，当在其中一个焊垫(例如第一焊垫VDD)上产生静电时，静电会流经内部电路10，从而导致内部电路10被静电损伤。
[0004]为了避免内部电路被静电损伤，通常采用包含有钳位晶体管(Clamp Transistor)的钳位电路(Clamp Circuit)作为ESD保护电路的保护方案。图1B是现有的设置有静电保护电路的电路本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种静电保护电路，与第一焊垫及第二焊垫电连接，其特征在于，包括：静电泻放晶体管，具有控制端、第一端、第二端、衬底端，所述第一端电连接至所述第一焊垫，所述第二端电连接至所述第二焊垫；静电脉冲检测电路，具有上端、下端、输出端，所述上端电连接至所述第一焊垫，所述下端电连接至所述第二焊垫，所述输出端电连接至所述控制端和所述衬底端。2.根据权利要求1所述的静电保护电路，其特征在于，所述静电泻放晶体管为NMOS晶体管。3.根据权利要求1所述的静电保护电路，其特征在于，所述静电脉冲检测电路包括：电容，具有第一端及第二端，所述电容的第一端作为所述静电脉冲检测电路的上端；电阻，具有第一端及第二端，所述电阻的第一端作为所述静电脉冲检测电路的下端，所述电阻的第二端及所述电容的第二端共同作为所述静电脉冲检测电路的输出端。4.根据权利要求1所述的静电保护电路，其特征在于，所述静电脉冲检测电路包括：电阻，具有第一端及第二端，所述电阻的第一端作为所述静电脉冲检测电路的上端；电容，具有第一端及第二端，所述电容的第一端作为所述静电脉冲检测电路的下端；反相器，具有输入端及输出端，所述电阻的第二端及所述电容的第二端与所述反相器的输入端电连接，所述反相器的输出端作为所述静电脉冲检测电路的输出端。5.根据权利要求1所述的静电保护电路，其特征在于，所述静电脉冲检测电路包括：电容，具有第一端及第二端，所述电容的第一端作为所述静电脉冲检测电路的上端；二极管组，具有第一端及第二端，所述二极管组的第一端作为所述静电脉冲检测电路的下端，所述二极管组的第二端及所述电容的第二端共同作为所述静电脉冲检测电路的输出端。6.根据权利要求1所述的静电保护电路，其特征在于，所述静电脉冲检测电路包括：二极管组，具有第一端及第二端，所述二极管组的第一端作为所述静电脉冲检测电路的上端；电容，具有第一端及第二端，所述电容的第一端作为所述静电脉冲检测电路的...

【专利技术属性】
技术研发人员：许杞安，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：