存储器装置和该存储器装置的制造方法制造方法及图纸

提供了一种存储器装置和该存储器装置的制造方法。该存储器装置包括：设置在基板上的第一栅极层叠结构和第二栅极层叠结构；以及狭缝，其设置在第一栅极层叠结构和第二栅极层叠结构之间以将第一栅极层叠结构和第二栅极层叠结构彼此电隔离。叠结构彼此电隔离。叠结构彼此电隔离。

【技术实现步骤摘要】
存储器装置和该存储器装置的制造方法


[0001]本公开总体上涉及存储器装置和该存储器装置的制造方法，更具体地，涉及一种三维存储器装置和该三维存储器装置的制造方法。

技术介绍

[0002]最近计算机环境的范式已转变为计算系统可随时随地使用的普适计算环境。这促使越来越多地使用诸如移动电话、数字相机、笔记本计算机等的便携式电子装置。这些便携式电子装置通常可包括使用存储器装置的存储器系统，即，数据存储装置。数据存储装置用作便携式电子装置的主存储器装置或辅助存储器装置。
[0003]由于不存在机械驱动部分，使用存储器装置的数据存储装置具有优异的稳定性和耐久性、高信息存取速度和低功耗。在具有这些优点的存储器系统的示例中，数据存储装置包括通用串行总线(USB)存储器装置、具有各种接口的存储卡、固态驱动器(SSD)等。
[0004]存储器装置通常被分类为易失性存储器装置和非易失性存储器装置。
[0005]非易失性存储器装置具有相对慢的写速度和读速度，但即使当供电中断时仍保留所存储的数据。因此，非易失性存储器装置用于存储不管是否供电都要保留的数据。非易失性存储器的示例包括只读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存、相变RAM(PRAM)、磁性RAM(MRAM)、电阻RAM(RRAM)、铁电RAM(FRAM)等。闪存被分类为NOR型闪存和NAND型闪存。
[0006]随着存储器单元以单层形式形成在基板上方的半导体装置的集成度改进达到极限，最近提出了存储器单元垂直层叠在基板上方的三维非易失性存储器装置。
[0007]三维非易失性存储器装置包括交替地层叠的层间绝缘层和栅电极以及穿透层间绝缘层和栅电极的沟道层，并且存储器单元沿着沟道层层叠。已开发了各种结构和制造方法以改进具有三维结构的这种非易失性存储器装置的操作可靠性并改进制造产率。

技术实现思路

[0008]根据本公开的一方面，可提供一种存储器装置，该存储器装置可包括：设置在基板上的第一栅极层叠结构和第二栅极层叠结构；以及狭缝，其设置在第一栅极层叠结构和第二栅极层叠结构之间以将第一栅极层叠结构和第二栅极层叠结构彼此电隔离，其中，狭缝可具有多个第一孔彼此连接的结构。
[0009]根据本公开的另一方面，可提供一种制造存储器装置的方法，该方法可包括以下步骤：通过在基板上交替地层叠多个层间绝缘层和多个牺牲层来形成层叠结构，所述基板包括第一存储器区域、第二存储器区域以及第一存储器区域和第二存储器区域之间的狭缝区域；形成在狭缝区域内穿透层叠结构的多个第一孔以及在第一存储器区域和第二存储器区域内穿透层叠结构的第二孔；在第二孔中形成单元插塞；在通过第一孔的内侧壁暴露的牺牲层被去除之后，通过在牺牲层被去除的空间中填充导电层来形成板电极层；以及通过蚀刻通过第一孔暴露的板电极来将设置在第一存储器区域内的板电极层和设置在第二存
储器区域内的板电极层彼此电隔离。
[0010]根据本公开的另一方面，可提供一种制造存储器装置的方法，该方法可包括以下步骤：通过在基板上交替地层叠多个层间绝缘层和多个牺牲层来形成层叠结构，所述基板包括第一存储器区域、第二存储器区域以及第一存储器区域和第二存储器区域之间的狭缝区域；在狭缝区域内形成穿透层叠结构的多个孔；通过所述多个孔去除牺牲层；通过在牺牲层被去除的空间中填充导电层来形成板电极层；以及通过所述多个孔去除形成在狭缝区域内的板电极层。
附图说明
[0011]现在将在下文参照附图更充分地描述实施方式的示例；然而，其可按照不同的形式具体实现，不应被解释为限于本文中所阐述的实施方式。
[0012]在附图中，为了例示清晰，尺寸可能被夸大。将理解，当元件被称为在两个元件“之间”时，其可以是这两个元件之间的仅有元件，或者也可存在一个或更多个中间元件。相似的标号始终表示相似的元件。
[0013]图1是示出根据本公开的实施方式的存储器装置的框图。
[0014]图2是示出根据本公开的实施方式的存储器单元阵列的电路图。
[0015]图3和图4是示出根据本公开的实施方式的存储器装置的立体图。
[0016]图5A和图5B是示出根据本公开的实施方式的层叠结构和第二狭缝的截面图和平面图。
[0017]图6、图7A、图7B、图8、图9A、图9B、图10、图11、图12A、图12B、图12C、图13A和图13B是示出根据本公开的实施方式的存储器装置的栅极层叠结构的制造方法的平面图和截面图。
[0018]图14A、图14B和图14C是示出根据本公开的另一实施方式的栅极层叠结构的结构的平面图和截面图。
[0019]图15是示出根据本公开的实施方式的存储器系统的配置的框图。
[0020]图16是示出根据本公开的实施方式的存储器系统的配置的框图。
[0021]图17是示出根据本公开的实施方式的计算系统的配置的框图。
[0022]图18是示出根据本公开的实施方式的计算系统的框图。
具体实施方式
[0023]以下，将描述本公开的实施方式的示例。在附图中，厚度和距离是为了描述方便而表示的，并且与实际物理厚度和距离相比可能被夸大并示出。在本说明书中，可省略与本公开无关的已知配置。在说明书中，当赋予各个图中的组件以标号时，应该注意的是，即使描绘在多个图中，相似的标号也表示相似的元件。
[0024]实施方式提供了一种具有容易的制造工艺和稳定的结构的存储器装置以及该存储器装置的制造方法。
[0025]图1是示出根据本公开的实施方式的存储器装置的框图。
[0026]参照图1，存储器装置10可包括外围电路PC和存储器单元阵列20。
[0027]外围电路PC可被配置为控制用于将数据存储在存储器单元阵列20中的编程操作、
用于输出存储在存储器单元阵列20中的数据的读操作以及用于擦除存储在存储器单元阵列20中的数据的擦除操作。
[0028]在实施方式中，外围电路PC可包括电压发生器31、行解码器33、控制逻辑35和页缓冲器组37。
[0029]存储器单元阵列20可包括多个存储块，并且各个存储块可包括存储数据的多个存储器单元。存储器单元可三维布置。
[0030]存储器单元阵列20可通过字线WL连接到行解码器33并且通过位线BL连接到页缓冲器组37。
[0031]控制逻辑35可响应于命令CMD和地址ADD来控制外围电路PC。
[0032]电压发生器31可在控制逻辑35的控制下生成用于编程操作、读操作和擦除操作的各种操作电压。这些操作电压可包括编程电压、验证电压、通过电压、读电压、擦除电压等。
[0033]行解码器33可在控制逻辑35的控制下向存储器单元阵列20提供由电压发生器生成的操作电压。例如，行解码器33可将由电压发生器31生成的操作电压提供给包括在存储器单元阵列20中的多个存储块当中的至少一个本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器装置，该存储器装置包括：设置在基板上的第一栅极层叠结构和第二栅极层叠结构；以及狭缝，该狭缝设置在所述第一栅极层叠结构和所述第二栅极层叠结构之间以将所述第一栅极层叠结构和所述第二栅极层叠结构彼此电隔离，其中，所述狭缝具有多个第一孔彼此连接的结构。2.根据权利要求1所述的存储器装置，其中，在所述狭缝中，所述多个第一孔布置成一排以彼此连接，或者所述多个第一孔按锯齿形形状布置以彼此连接。3.根据权利要求1所述的存储器装置，其中，所述基板包括第一存储器区域、第二存储器区域以及设置在所述第一存储器区域和所述第二存储器区域之间的狭缝区域，并且其中，所述第一栅极层叠结构形成在所述第一存储器区域内，所述第二栅极层叠结构形成在所述第二存储器区域内，并且所述狭缝形成在所述狭缝区域内。4.根据权利要求3所述的存储器装置，其中，所述第一栅极层叠结构和所述第二栅极层叠结构包括交替地层叠的多个板电极和多个层间绝缘层。5.根据权利要求4所述的存储器装置，其中，所述多个第一孔在所述狭缝区域内将所述第一栅极层叠结构的多个板电极和所述第二栅极层叠结构的多个板电极彼此电隔离和物理隔离。6.根据权利要求4所述的存储器装置，其中，所述第一栅极层叠结构的多个层间绝缘层和所述第二栅极层叠结构的多个层间绝缘层延伸到所述狭缝区域中以彼此连接，并且其中，所述多个第一孔在所述狭缝区域内穿透所述第一栅极层叠结构的多个层间绝缘层和所述第二栅极层叠结构的多个层间绝缘层。7.根据权利要求4所述的存储器装置，其中，所述第一栅极层叠结构的板电极的与所述狭缝相邻的一个端部具有第一波浪图案。8.根据权利要求7所述的存储器装置，其中，所述第二栅极层叠结构的板电极的与所述狭缝相邻的一个端部具有第二波浪图案。9.根据权利要求8所述的存储器装置，其中，所述第一波浪图案和所述第二波浪图案彼此对称。10.根据权利要求1所述的存储器装置，其中，所述第一栅极层叠结构和所述第二栅极层叠结构中的每一个包括朝着所述基板垂直延伸的单元插塞。11.根据权利要求1所述的存储器装置，该存储器装置还包括形成在所述狭缝的内部的源极线触点。12.一种制造存储器装置的方法，该方法包括以下步骤：通过在基板上交替地层叠多个层间绝缘层和多个牺牲层来形成层叠结构，其中，所述基板包括第一存储器区域、第二存储器区域以及所述第一存储器区域和所述第二存储器区域之间的狭缝区域；形成在所述狭缝区域内穿透所述层叠结构的多个第一孔以及在所述第一存储器区域和所述第二存储器区域内穿透所述层叠结构的第二孔；在所述第二孔中形成单元插塞；在通过所述第一孔的内侧壁暴露的所述牺牲层被去除之后...

【专利技术属性】
技术研发人员：崔元根，张晶植，金场院，朴美性，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：