非易失性高速FPGA的存储模块、器件及SOI工艺实现方法技术

本发明专利技术涉及集成电路半导体技术领域，具体涉及一种非易失性高速FPGA的存储模块、器件及其SOI工艺实现方法，包括P型衬底、埋氧化层、STI隔离区、隧穿介质层、电荷存储层、阻挡介质层、第一栅氧化层、第一N型重掺杂区、第二N型重掺杂区、逻辑重掺杂区、P型体区、逻辑体区、P型体接触区、多晶硅栅电极、体接触金属和体接触孔；所述FPGA器件器件集成在SOI衬底上，其结构包括SONOS存储模块、低压开关管和逻辑模块；存储模块采用双SONOS非易失性存储单元，存储单元之间共用第一N型重掺杂区，同时存储模块采用P型体接触区隔离而非STI隔离，大大地减小了芯片面积，提高FPGA的集成度，降低工艺成本。降低工艺成本。降低工艺成本。

Memory module, device and SOI process implementation method of nonvolatile high-speed FPGA

【技术实现步骤摘要】
非易失性高速FPGA的存储模块、器件及SOI工艺实现方法


[0001]本专利技术涉及集成电路半导体
，具体涉及一种非易失性高速FPGA的存储模块、器件及其SOI工艺实现方法。

技术介绍

[0002]伴随着半导体工艺技术的进步，现场可编程门阵列(Field Programmable Gate Array，FPGA)的设计技术取得了飞跃性突破。电荷存储单元构成存储阵列是FPGA设计中最为核心的部分，必须要充分考虑到工艺、版图面积尺寸、宽长比、读取速度、擦写电流等多方面的因素。采用不同类型的存储单元实现可编程功能对FPGA器件的结构和性能有着重要的影响。目前，市场上常用的编程技术，主要包括SRAM编程技术、反熔丝编成技术和flash编程技术。虽然基于SRAM编程技术的FPGA工作速度快，但其功耗大，而且断电后SRAM存储的信息会丢失。浮栅技术是flash FPGA的主流技术，基于浮栅技术，Actel公司已经开发完成了3代flash架构的FPGA产品：ProASIC、ProASIC_Plus和ProASIC3。
[0003]然而，浮栅结构的FPGA本身存在着局限性：第一，浮栅结构需要特殊的半导体工艺，不易集成。第二，对FPGA内的信号传输路径进行编程的传输管采用了高压晶体管，对信号的传输带来了相当大的阻抗，降低了信号的完整性和驱动电流。第三，浮栅器件在辐射环境下易发生电荷损失，导致器件失效过相关专利检索，暂未发现适用于叠层芯片超声扫描的波形识别方法。

技术实现思路

[0004]针对现有技术的不足，本专利技术提供了一种非易失性高速FPGA的存储模块、器件及其SOI工艺实现方法，存储模块采用双SONOS非易失性存储单元，存储单元之间共用第一N型重掺杂区，同时存储模块采用P型体接触区隔离而非STI隔离，大大地减小了芯片面积，提高FPGA的集成度，降低工艺成本。第二N型重掺杂区外接低压开关管，不仅可以简化FPGA的布线，工艺更为简单，同时缩短了逻辑模块互联的金属布线长度，提高FPGA的工作速度，减小延迟，保证逻辑模块的性能。
[0005]本专利技术通过以下技术方案予以实现：
[0006]一种非易失性高速FPGA存储模块，包括P型衬底、埋氧化层、STI隔离区、隧穿介质层、电荷存储层、阻挡介质层、第一栅氧化层、第一N型重掺杂区、第二N型重掺杂区、逻辑重掺杂区、P型体区、逻辑体区、P型体接触区、多晶硅栅电极、体接触金属和体接触孔；
[0007]所述第一N型重掺杂区、所述第二N型重掺杂区和所述P型体接触区设置在所述P型体区中；所述体接触金属设置在所述P型体接触区上面，通过所述体接触孔与所述P型体接触区相连接；所述隧穿介质层设置在所述P型体区的上表面，所述电荷存储层设置在所述隧穿介质层的上面，所述阻挡介质层设置在所述电荷存储层的上表面，所述多晶硅栅电极设置在所述阻挡介质层的上面；所述存储模块由多个存储阵列构成，所述存储阵列由多个存储单元构成，所述存储单元由两个SONOS(silicon
‑
oxide
‑
nitride
‑
oxide
‑
silicon)NMOS管
构成，所述SONOS NMOS管主要包括所述隧穿介质层、所述电荷存储层、所述阻挡介质层、所述第一N型重掺杂区、所述第二N型重掺杂区、所述P型体区和所述P型体接触区。
[0008]优选的，相邻所述存储单元之间共用所述第一N型重掺杂区，共用的所述第一N型重掺杂区连接到字线71～73，所述存储阵列之间采用P型体接触区进行隔离，不需要STI隔离区。
[0009]优选的，两个所述SONOS NMOS管之间共用所述第二N型重掺杂区，共用的所述第二N型重掺杂区连接到低压开关管，所述多晶硅栅电极连接到位线81～84。
[0010]本专利技术还提供了如下技术方案：一种非易失性高速FPGA器件，所述FPGA器件集成在SOI衬底上，其结构包括SONOS存储模块、低压开关管和逻辑模块，所述存储模块通过所述低压开关管连接到所述逻辑模块。
[0011]优选的，所述逻辑模块还包括集成的双栅氧结构，所述存储模块包括隧穿介质层、电荷存储层、阻挡介质层、第一N型重掺杂区、第二N型重掺杂区、P型体区和多晶硅栅电极；所述逻辑模块包括第一栅氧化层、第二栅氧化层、逻辑重掺杂区、逻辑体区和多晶硅栅电极；所述存储模块和所述逻辑模块之间通过STI隔离区相互隔离。
[0012]本专利技术还提供了如下技术方案：一种非易失性高速FPGA的SOI工艺实现方法，包括以下步骤：
[0013]第一步：形成STI隔离区；
[0014]第二步：在硅片表面形成牺牲氧化层，并在牺牲氧化层上方淀积光刻胶；
[0015]第三步：采用光刻和离子注入工艺，在P型体区中形成P型体接触区，腐蚀光刻胶，所述P型体接触区的注入剂量为1E13～2E16cm
‑2；
[0016]第四步：淀积光刻胶，接着刻蚀存储模块表面的光刻胶和牺牲氧化层；
[0017]第五步：形成隧穿介质层、电荷存储层和阻挡介质层，所述隧穿介质层、电荷存储层和阻挡介质层的总厚度为4～40nm；
[0018]第六步：淀积光刻胶，刻蚀掉逻辑模块表面的光刻胶和牺牲氧化层；
[0019]第七步：在逻辑模块表面形成第一栅氧化层，所述第一栅氧化层的厚度为4～20nm；
[0020]第八步：在阻挡介质层和第一栅氧化层上表面形成多晶硅栅电极，所述多晶硅栅极的方块电阻值为10～40Ω/
□
(欧姆/方块)；刻蚀多晶硅栅电极、阻挡介质层、电荷存储层和隧穿氧化层；
[0021]第九步：采用光刻和离子注入工艺，在P型体区中形成第一N型重掺杂区、第二N型重掺杂区；在逻辑体区中形成逻辑重掺杂区，所述第一N型重掺杂区、第二N型重掺杂区和逻辑重掺杂区的注入剂量为1E13～2E16cm
‑2。
[0022]本专利技术的有益效果为：
[0023]本专利技术存储模块采用双SONOS非易失性存储单元，存储单元之间共用第一N型重掺杂区，同时存储模块采用P型体接触区隔离而非STI隔离，大大地减小了芯片面积，提高FPGA的集成度，降低工艺成本。第二N型重掺杂区外接低压开关管，不仅可以简化FPGA的布线，工艺更为简单，同时缩短了逻辑模块互联的金属布线长度，提高FPGA的工作速度，减小延迟，保证逻辑模块的性能。存储模块采用了SONOS NMOS晶体管，可以大大的提高FPGA的抗辐射特性，这是因为电子空穴存储在一个个孤立的陷阱中，不能自由移动。新型FPGA工艺集成在
SOI衬底上，一方面提高了抗单粒子翻转和闩锁能力，另一方面阱隔离便于衬偏实现。
附图说明
[0024]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种非易失性高速FPGA存储模块，其特征在于，包括P型衬底、埋氧化层、STI隔离区、隧穿介质层、电荷存储层、阻挡介质层、第一栅氧化层、第一N型重掺杂区、第二N型重掺杂区、逻辑重掺杂区、P型体区、逻辑体区、P型体接触区、多晶硅栅电极、体接触金属和体接触孔；所述第一N型重掺杂区、所述第二N型重掺杂区和所述P型体接触区设置在所述P型体区中；所述体接触金属设置在所述P型体接触区上面，通过所述体接触孔与所述P型体接触区相连接；所述隧穿介质层设置在所述P型体区的上表面，所述电荷存储层设置在所述隧穿介质层的上面，所述阻挡介质层设置在所述电荷存储层的上表面，所述多晶硅栅电极设置在所述阻挡介质层的上面；所述存储模块由多个存储阵列构成，所述存储阵列由多个存储单元构成，所述存储单元由两个SONOS NMOS管构成，所述SONOS NMOS管主要包括所述隧穿介质层、所述电荷存储层、所述阻挡介质层、所述第一N型重掺杂区、所述第二N型重掺杂区、所述P型体区和所述P型体接触区。2.根据权利要求1所述的一种非易失性高速FPGA存储模块，其特征在于，相邻所述存储单元之间共用所述第一N型重掺杂区，共用的所述第一N型重掺杂区连接到字线71～73，所述存储阵列之间采用P型体接触区进行隔离。3.根据权利要求1所述的一种非易失性高速FPGA存储模块，其特征在于，两个所述SONOS NMOS管之间共用所述第二N型重掺杂区，共用的所述第二N型重掺杂区连接到低压开关管，所述多晶硅栅电极连接到位线81～84。4.一种非易失性高速FPGA器件，其特征在于，所述FPGA器件集成在SOI衬底上，其结构包括SONOS存储模块、低压开关管和逻辑模块，所述存储模块通过所述...

【专利技术属性】
技术研发人员：朱少立，吴建伟，李燕妃，王印权，谢儒彬，崔青，唐登轩，
申请(专利权)人：中国电子科技集团公司第五十八研究所，
类型：发明
国别省市：