半导体存储器结构及制备方法技术

本申请公开一种半导体存储器结构及制备方法，能够减小位线栅极的电荷造成半导体存储器结构电性毁损的几率。所述半导体存储器结构的制备方法包括以下步骤：提供衬底，所述衬底表面形成有多个接触窗，所述接触窗内形成有堆叠结构，且所述堆叠结构的上表面高于所述衬底的上表面；对所述堆叠结构的侧壁表面进行氮化处理；在所述堆叠结构的侧壁表面形成第一侧墙；对所述第一侧墙进行氧化处理。对所述第一侧墙进行氧化处理。对所述第一侧墙进行氧化处理。

【技术实现步骤摘要】
半导体存储器结构及制备方法


[0001]本申请涉及半导体存储器结构领域，具体涉及半导体存储器结构及制备方法。

技术介绍

[0002]在半导体存储器结构中，具有位线结构以及位线栅极，所述位线结构将位于同一行的位线栅极串接起来，从而实现存储功能。现有技术中，在使用所述半导体存储器结构时，所述位线栅极的侧壁表面会形成绝缘层隔绝电荷，但现有技术中形成的绝缘层容易具有均匀性的问题，并且需要形成很厚的绝缘层来达到一定的绝缘效果，因此亟需提出一种新的半导体存储器结构，来克服上述问题。

技术实现思路

[0003]鉴于此，本申请提供一种半导体存储器结构及制备方法，能够提高位线栅极的绝缘层的均匀性，并且可以减薄所述绝缘层的厚度。
[0004]本申请提供了一种半导体存储器结构的制备方法，包括以下步骤：提供衬底，所述衬底表面形成有多个接触窗，所述接触窗内形成有堆叠结构，且所述堆叠结构的上表面高于所述衬底的上表面；对所述堆叠结构的侧壁表面进行氮化处理；在所述堆叠结构的侧壁表面形成第一侧墙；对所述第一侧墙进行氧化处理。
[0005]可选的，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器结构的制备方法，其特征在于，包括以下步骤：提供衬底，所述衬底表面形成有多个接触窗，所述接触窗内形成有堆叠结构，且所述堆叠结构的上表面高于所述衬底的上表面；对所述堆叠结构的侧壁表面进行氮化处理；在所述堆叠结构的侧壁表面形成第一侧墙；对所述第一侧墙进行氧化处理。2.根据权利要求1所述的制备方法，其特征在于，对所述堆叠结构的侧壁表面进行氮化处理前，至少包括以下步骤：在所述堆叠结构的侧壁表面形成第二侧墙。3.根据权利要求1所述的制备方法，其特征在于，所述在所述堆叠结构的侧壁表面形成第二侧墙的方法，至少包括以下步骤：在所述堆叠结构的侧壁表面至少形成一个子侧墙。4.根据权利要求3所述的制备方法，其特征在于，所述对所述堆叠结构的侧壁表面进行氮化处理的方法，至少包括以下步骤：在所述堆叠结构的侧壁表面至少形成一个子侧墙前，对所述堆叠结构表面进行所述氮化处理。5.根据权利要求3所述的制备方法，其特征在于，所述对所述堆叠结构的侧壁表面进行氮化处理的方法，至少包括以下步骤：对最外层的子侧墙进行氮化处理。6.根据权利要求3所述的制备方法，其特征在于，所述子侧墙包括硅层、氧化硅层中的至少一种。7.根据权利要求1所述的制备方法，其特征在于，采用选择性外延生长的方法制备所述第一侧墙。8.根据权利要求1所述的制备方法，其特征在于，所述氮化处理包括等离子体氮化处理，所述等离子体氮化处理的氮化深度为0.5nm～2nm。9.根据权利要求8所述的制备方法，其特征在于，进行所述等离子体氮化处理时的工作温度为500℃至600℃。10.根据权利要求1所述的制备方法，其特征在于，所述第一侧墙包括氮化硅层。11.一种半导体存储器结构，其特征在于，包括：衬底；位于所述衬底表面的接触窗，所述接触窗暴露所述衬底内部；位于所述接触窗内，并突出于所述衬底上表面的堆叠结构；位于所...

【专利技术属性】
技术研发人员：叶长福，陈旋旋，吕佐文，
申请(专利权)人：福建省晋华集成电路有限公司，
类型：发明
国别省市：