正码速调整减小抖动的方法及装置制造方法及图纸

本发明专利技术用于码速调整减小等候抖动技术，是一种数字复接码速调整技术．本发明专利技术利用塞入比和等候抖动的关系，用塞入比为ρ－［１］和塞入比为ρ－［２］的两次特定的调整来代替塞入比为ρ的一次调整，达到减小等候抖动的目的．在国际电信联盟建议的各次群正码速调整帧结构上，采用本发明专利技术可将输出抖动最大峰峰值由百分之几十单位码元减小到百分之几单位码元，而增加的设备量可以忽略．本发明专利技术可用于各次群正（或负）码速调整复接器．（*该技术在2005年保护过期，可自由使用*）

【技术实现步骤摘要】
本专利技术是一种用于数字复接的码速调整技术及其实现电路。输出抖动大小是码速调整数字复接的主要技术指标。在数字复接器中普遍采用了正码速调整技术。国际电联(CCITT)已建议正码速调整的输出抖动在20ui%到35ui%之间。目前已有的正码速调整复接器，如日本、美国、西欧各国的正码速调整复接器商品，1984年西方十国在我国展出的复接器及1984年国外向我国投标的复接器，其输出抖动指标均同CCITT建议。数字通信的许多业务，如图象、载波等对抖动指标的要求是很严格的。CCITT已建议的正码速调整输出指标不能完全满足这种要求。同时，抖动在数字系统中是随码速调整转接次数的增加而线性积累的，CCITTG703建议规定了系统总抖动不能大于150ui%的容限，这种容限限制了已有的正码速调整器在需要频繁转接的数字系统中的应用。因此，需要研究如何减小码速调整输出抖动。国际电联(CCITT)1984年国际会议把如何减小码速调整输出抖动问题列入了1985-1988年研究期的研究课题。本专利技术的目的是要减小正码速调整的输出抖动。正码速调整的输出抖动是脉冲塞入等候抖动。这种等候抖动的大小取决于脉冲塞入比ρ，一般说来，ρ值越大，等候抖动越大。CCITT建议的正码速调整的塞入比为0.4左右，比较大。已有的正码速调整器通常直接在这个塞入比上调整，因而有较大的等候抖动，从而使输出抖动较大。本专利技术基于塞入比越小，等候抖动越小的原理，将塞入比ρ分成ρ1和ρ2两部分，ρ＝ρ1+ρ2。其中，ρ1为简单分式 (N)/(M) ，并且ρ1小于且接近于容差范围内ρ的最小值ρmin，同时， (l)/(M) ·fsmax＞＞fL。这里，fsmax为最大码速调整率，fL为码速恢复锁相环低通截止频率，M，N为整数。如果用塞入比为ρ1的调整和塞入比为ρ2的调整这两次相对独立调整来代替通常的塞入比为ρ的一次调整，那么由于ρ1＝ (N)/(M) ，M、N为简单整数，ρ1设计好后即为固定值，则塞入比为ρ1的调整产生的等候抖动的频率为 1/(M) ·fsmax，而 1/(M) ·fsmax＞＞fL，因而其等候抖动将被码速恢复锁相环充分去除。由于ρ2＝ρ-ρ1，在钟容差范围内，ρ2是随支路频率和复接频率的差值变化而变化的随机值。由于ρ在ρmin和最大值ρmax之间变化，而ρmax-ρmin可能仅为百分之几以内，ρ1接近ρmin，因而ρ2将始终很小，因此，由ρ2引入的等候抖动很小。这样，如果将塞入比为ρ(ρ为0.4左右)的码速调整分成塞入比为ρ1和塞入比为ρ2两次调整来完成，并且这两次调整相互独立，即可达到减小抖动的目的。其实现方法如附图。首先在正码速调整帧结构信号1的塞入位置上予先匀速扣除ρ1·fsmax数率的脉冲，在这些有扣除的位置上将不传信码，这相当于塞入比为ρ1的调整。同时，在塞入指示形成电路形成相应的塞入指示。经过塞入比为ρ1的调整被匀滑电路匀滑后再同支路定时2进行塞入比为ρ2的调整，同时也发出相应的塞入指示。支路定时2将支路信码3写入缓冲存取器。经过塞入比为ρ1的调整之后的复接时隙在塞入比为ρ2的调整控制输出的控制下从缓冲存取器上读出支路复接码，同塞入指示一起在相加器相加形成支路发送码，再与其它三路发送码4，5，6及同步码7由另一相加器相加得到总发送序列8。在进行塞入比为ρ2的调整时，如果与塞入比为ρ1的调整位置重合，则塞入比为ρ2的调整可等到下一帧进行。此外，为保证最大码速调整率不受影响，也可以在支路复接时隙上再另取一个单独码位作为调整位置。这样，两次调整可以分别在两个码位上进行。为减小设备量，塞入比为ρ1的调整，匀滑电路等可以各支路公用。在码速恢复端，可采用通常的码速恢复电路。为进一步减小抖动，也可在锁相环前设置避免锁相环非线性影响的电路。本专利技术也可用于负码速调整。用于负码速调整时，附图中的1为负码速调整帧结构信号，扣除脉冲过程变为增加脉冲过程。本专利技术减小了码速调整的等候抖动，从而减小了码速调整输出抖动。在国际电信联盟建议的各次群正码速调整帧结构上，可将输出抖动最大峰峰值由百分之几十个单位码元减小到百分之几个单位码元，而增加的设备量可以忽略。采用本专利技术的正码速调整复接器将具有更好的业务传输质量和能容许更多次的码速调整转接。本专利技术可用于各次群正码速调整数字复接系统。附图码速调整端原理方框图本文档来自技高网...

【技术保护点】
一种正（或负）码速调整技术，其特征是根据塞入比与等候抖动的关系，分离塞入比减小等候抖动。

【技术特征摘要】
1.一种正(或负)码速调整技术，其特征是根据塞入比与等候抖动的关系，分离塞入比减小等候抖动。2.按照权利要求1所说的码速调整减小等候抖动技术，其特征是将总塞入比ρ分离成ρ1和ρ2两部分，且ρ＝ρ1+ρ2。3.按照权利要求2所说的码速调整减小等候抖动技术，其特征是塞入比ρ1为固定值，塞入比ρ2为随机值，且ρ1＝ (N)/(M) ，ρ1小于且接近ρmin， (I)/(M) fsmax＞＞fL。4.一种按权利要求1所说的码速调整减小等...

【专利技术属性】
技术研发人员：曾烈光，冯重熙，
申请(专利权)人：清华大学，
类型：发明
国别省市：11[中国|北京]