【技术实现步骤摘要】
一种基于量子效应的高性能铁电隧穿结及其制备方法
[0001]本专利技术涉及半导体器件领域,特别涉及一种基于量子效应的高性能铁电隧穿结及其制备方法。
技术介绍
[0002]随着集成电路发展,两端存储器件由于较少的电压控制端口,其拥有与神经突触相似的结构和功能,在构建类神经网络、人工智能芯片和存算一体芯片上具有巨大优势。其中两端存储器件以FTJ和RRAM为代表,FTJ因为其优越的可靠性以及简单的结构,有望突破现有单位面积上器件数目,实现更高的计算存储能力。
[0003]目前,FTJ器件依靠铁电材料本身的极化特性,引起了铁电层两侧屏蔽长度的差异,从而导致铁电层本身势垒高度发生变化,即屏蔽长度较长材料的能带向下弯曲,铁电层势垒高度下偏移,器件表现出打开状态;即屏蔽长度较长材料的能带向上弯曲,铁电层势垒高度上偏移,器件表现出关断状态。由于金属材料屏蔽长度差异较小,因此在金属
‑
铁电
‑
金属结构中,很难表现出较大的开关电流比。金属
‑
铁电
‑
半导体结构的FT ...
【技术保护点】
【技术特征摘要】
1.一种基于量子效应的高性能铁电隧穿结,其特征在于,包括:衬底,以及衬底上由下至上设置的氧化层和沟道层;所述沟道层上表面设有绝缘介质层和导流层交替堆叠的垂直结构,并且与所述沟道层接触的层为绝缘介质层,每个导流层设有专属的接触孔,所述接触孔内填充电极;所述垂直结构设有穿过所有导流层且通向所述沟道层的沟槽,所述沟槽内由内壁至槽中心依次填充有铁电层、半导体层和电极层。2.根据权利要求1所述的高性能铁电隧穿结,其特征在于,所述垂直结构的一端中,导流层呈阶梯状排布;所述垂直结构的另一端设置所述沟槽。3.根据权利要求1所述的高性能铁电隧穿结,其特征在于,所述沟槽中所述电极层与所述沟道层接触;和/或,所述沟槽的直径为40nm~50nm。4.根据权利要求1所述的高性能铁电隧穿结,其特征在于,所述沟道层采用Si、Ge、SiGe、GaN、GaO半导体材料中的任意一种,其厚度为5nm~10nm;和/或,所述半导体层采用Si、Ge、SiGe、IGZO的任意一种,厚度5~15nm;和/或,所述铁电层采用以下具有极化性质的铁电及类铁电材料:HZO、Al2O3、HfO2、ZrO2、BaTiO3、Cd2Nb2O7、BiFeO3、SBT、ZnSnO3和PVDF中任意一种,其厚度范围3~11nm。5.根据权利要求1所述的高性能铁电隧穿结,其特征在于,所述导流层、接触孔中的...
【专利技术属性】
技术研发人员:刘艳,闫钦元,周久人,冯雯静,郑思颖,韩根全,郝跃,
申请(专利权)人:西安电子科技大学杭州研究院,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。