存储单元及其数据读写方法、制备方法及存储器技术

本发明专利技术公开了一种存储单元及其数据读写方法、制备方法及存储器，存储单元包括：第一晶体管与第二晶体管；第一晶体管包括：第一栅极、位于第一栅极底面的第一介电层以及位于第一介电层底面的第一沟道层、第一源极与第一漏极；第二晶体管包括：第二栅极、位于第二栅极顶面的第二介电层以及位于第二介电层顶面的第二沟道层、第二源极与第二漏极；第二栅极与第一漏极连接；第二介电层包括：铁电层，铁电层位于第二源极与第二漏极的底面。本发明专利技术采用两个晶体管堆叠的存储单元结构进行数据读写，不仅消除了存储电容对尺寸缩小的影响，还避免了存储电容的结构互连的长度较长的问题，从而减小了互连线的距离，减小了电路延迟，提高了存储器的整体性能。器的整体性能。器的整体性能。

【技术实现步骤摘要】
存储单元及其数据读写方法、制备方法及存储器


[0001]本专利技术涉及存储
，尤其涉及的是一种存储单元及其数据读写方法、制备方法及存储器。

技术介绍

[0002]动态随机存取存储器(DRAM)是半导体存储器的一种，它以一个场效应晶体管与一个电容管(1T1C)为一个单元排成二维矩阵。
[0003]集成电路由一层半导体器件和多层互连线组成。提高性能与扩展功能的重点都集中在晶体管层面，即通过减小特征尺寸实现更高的速度、更低的功耗，以及更高的集成度。而三维集成电路是集成电路从传统平面集成方式向垂直方向立体集成方式延伸的产物。多层器件重叠结构使得芯片集成度成倍提高，而实现这一技术的也避免不了对器件尺寸有所要求。
[0004]传统的DRAM的缩小尺寸下限受电容的影响，并且1T1C的结构互连的长度较长，使得全局互联的延迟随着长度而迅速增加，导致影响DRAM整体的性能。
[0005]因此，现有技术还有待于改进和发展。

技术实现思路

[0006]鉴于上述现有技术的不足，本专利技术的目的在于提供一种存储单元及其数据读写本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储单元，其特征在于，包括：第一晶体管与第二晶体管；其中，所述第一晶体管包括：第一栅极、位于所述第一栅极底面的第一介电层以及位于所述第一介电层底面的第一沟道层、第一源极与第一漏极；所述第二晶体管包括：第二栅极、位于所述第二栅极顶面的第二介电层以及位于所述第二介电层顶面的第二沟道层、第二源极与第二漏极；所述第二栅极与所述第一漏极连接；所述第二介电层包括：铁电层，所述铁电层位于所述第二源极与所述第二漏极的底面。2.根据权利要求1所述的存储单元，其特征在于，还包括：氧化层，所述氧化层位于所述第一栅极与所述第二栅极之间。3.根据权利要求1所述的存储单元，其特征在于，所述第二介电层还包括：绝缘层，所述绝缘层位于所述铁电层与所述第二栅极之间，或者，所述绝缘层设置在所述铁电层远离所述第二栅极的一侧。4.根据权利要求3所述的存储单元，其特征在于，所述第二介电层的厚度为5
‑
100纳米。5.根据权利要求1所述的存储单元，其特征在于，还包括：字线、位线、读取线与地线；其中，所述字线与所述第一栅极连接；所述位线与所述第一源极连接；所述读取线与所述第二源极连接；所述地线与所述第二漏极连接。6.根据权利要求1所述的存储单元，其特征在于，所述铁电层由铁电材料制成。7.一种如权利要求1
‑
6任一项所述存...

【专利技术属性】
技术研发人员：李毅达，周冰，程振，林龙扬，张国飙，沈美，朱泉舟，
申请(专利权)人：南方科技大学，
类型：发明
国别省市：