半导体器件结构及其制备方法技术

本发明专利技术涉及一种半导体器件结构及其制备方法，包括：场板和多个电阻，多个电阻的阻值不尽相同，各电阻一端分别电连接至场板的表面的不同位置处，另一端均连接源端电压，由于各电阻与场板连接点处的电势因各电阻阻值的不同而有所不同，通过调节各电阻的阻值的方式，能够准确地对场板各部分的电势进行调节。够准确地对场板各部分的电势进行调节。够准确地对场板各部分的电势进行调节。

【技术实现步骤摘要】
半导体器件结构及其制备方法


[0001]本申请涉及半导体
，特别是涉及一种半导体器件结构及其制备方法。

技术介绍

[0002]半导体器件中，场氧化层下的电场强度越大，半导体器件越容易被击穿，因此，需要通过调整场氧化层下的场强分布来提高半导体器件的击穿电压。传统技术中，通常采用在场氧化层表面形成阻性场板的方式来对半导体器件中场氧化层下的场强分布进行调整，通过在阻性场板的头尾施加不同的电压来调整场板下各部分的电势差，从而调整场氧化层下的场强分布。然而，阻性场板的电压调节范围有限，且电势差下降在整个场板上均匀下降，存在无法准确地对场板各部分的电势进行调节的问题。

技术实现思路

[0003]基于此，有必要提供能够准确地对场板各部分的电势进行调节的一种半导体器件结构及其制备方法。
[0004]本专利技术设计了一种半导体器件结构，所述半导体器件结构包括：
[0005]场板；
[0006]多个电阻，多个所述电阻的阻值不尽相同；各所述电阻一端分别电连接至所述场板的表面的不同位置处，另一端均连接源端电压。
[0007]在其中一个实施例中，所述半导体器件结构还包括多个间隔排布的第一互连结构，多个所述第一互连结构一端分别与所述电阻一一对应连接，另一端分别位于所述场板表面的不同位置处。
[0008]在其中一个实施例中，所述半导体器件结构还包括多个金属互连层；所述金属互连层位于所述第一互连结构及所述电阻之间，与所述第一互连结构及所述电阻一一对应连接。
[0009]在其中一个实施例中，多个所述第一互连结构等间距间隔排布。
[0010]在其中一个实施例中，所述半导体器件结构还包括：
[0011]衬底，所述衬底内形成有相邻接的源区及漏区；
[0012]场氧化层，位于所述衬底的表面，且自所述源区的表面延伸至所述漏区的表面；
[0013]所述场板自所述源区的表面延伸至所述场氧化层远离所述衬底的表面。
[0014]在其中一个实施例中，所述半导体器件结构还包括第二互连结构，所述第二互连结构位于多个所述第一互连结构远离所述源区的一侧，一端与所述场板相接触，另一端连接输入电压。
[0015]本专利技术还提供了一种半导体器件结构的制备方法，所述半导体器件结构的制备方法包括：
[0016]形成场板；
[0017]于所述场板外形成多个电阻，多个所述电阻的阻值不尽相同；各所述电阻一端分
别电连接至所述场板的表面的不同位置处，另一端均连接源端电压。
[0018]在其中一个实施例中，形成所述场板之后，且形成所述电阻之前，还包括：
[0019]于所述场板的表面形成多个第一间隔排布的第一互连结构，所述第一互连结构一端分别与所述电阻一一对应连接，另一端分别位于所述场板表面的不同位置处。
[0020]在其中一个实施例中，形成所述第一互连结构之后，且形成所述电阻之前，还包括：
[0021]于所述第一互连结构及所述电阻之间形成多个金属互连层；所述金属互连层与所述第一互连结构及所述电阻一一对应连接。
[0022]在其中一个实施例中，形成所述场板之前，还包括：
[0023]提供衬底；
[0024]于所述衬底内形成源区及漏区，所述源区与所述漏区相邻接；
[0025]所述场氧化层形成于所述衬底的表面，自所述源区的表面延伸至所述漏区的表面。
[0026]在其中一个实施例中，所述于所述场板的表面形成多个第一间隔排布的第一互连结构的同时，还于所述场板的表面形成第二互连结构，所述第二互连结构位于多个所述第一互连结构远离所述源区的一侧，一端与所述场板相接触，另一端连接输入电压。
[0027]上述半导体器件结构及其制备方法，半导体器件结构包括场板和多个电阻，多个电阻的阻值不尽相同，各电阻一端分别电连接至场板的表面的不同位置处，另一端均连接源端电压，由于各电阻与场板连接点处的电势因各电阻阻值的不同而有所不同，通过调节各电阻的阻值的方式，能够准确地对场板各部分的电势进行调节。
附图说明
[0028]为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0029]图1为本专利技术一个实施例中半导体器件结构的示意图；
[0030]图2为本专利技术一个实施例中加入场板后的N型高压MOS管的结构示意图；
[0031]图3为本专利技术一个实施例中加入场板前后N型高压MOS管的电场分布示意图；
[0032]图4为本专利技术另一个实施例中半导体器件结构的示意图；
[0033]图5为本专利技术一个实施例中提供的半导体器件结构的制备方法的流程图；
[0034]图6为本专利技术另一个实施例中提供的半导体器件结构的制备方法的流程图。
[0035]附图标记说明：10
‑
场板，20
‑
电阻，30
‑
第一互连结构，40
‑
金属互连层，50衬底，501
‑
源区，502
‑
漏区，60
‑
场氧化层，70
‑
第二互连结构。
具体实施方式
[0036]为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。
[0037]除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的
的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
[0038]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分；举例来说，可以将第一掺杂类型成为第二掺杂类型，且类似地，可以将第二掺杂类型成为第一掺杂类型；第一掺杂类型与第二掺杂类型为不同的掺杂类型，譬如，第一掺杂类型可以为P型且第二掺杂类型可以为N本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件结构，其特征在于，所述半导体器件结构包括：场板；多个电阻，多个所述电阻的阻值不尽相同；各所述电阻一端分别电连接至所述场板的表面的不同位置处，另一端均连接源端电压。2.根据权利要求1所述的半导体器件结构，其特征在于，所述半导体器件结构还包括多个间隔排布的第一互连结构，多个所述第一互连结构一端分别与所述电阻一一对应连接，另一端分别位于所述场板表面的不同位置处。3.根据权利要求2所述的半导体器件结构，其特征在于，所述半导体器件结构还包括多个金属互连层；所述金属互连层位于所述第一互连结构及所述电阻之间，与所述第一互连结构及所述电阻一一对应连接。4.根据权利要求2所述的半导体器件结构，其特征在于，多个所述第一互连结构等间距间隔排布。5.根据权利要求1至4中任一项所述的半导体器件结构，其特征在于，所述半导体器件结构还包括：衬底，所述衬底内形成有相邻接的源区及漏区；场氧化层，位于所述衬底的表面，且自所述源区的表面延伸至所述漏区的表面；所述场板自所述源区的表面延伸至所述场氧化层远离所述衬底的表面。6.根据权利要求5所述的半导体器件结构，其特征在于，所述半导体器件结构还包括第二互连结构，所述第二互连结构位于多个所述第一互连结构远离所述源区的一侧，一端与所述场板相接触，另一端连接输入电压。7.一种半导体器件结构的制备方法，其特征在于，所述半导...

【专利技术属性】
技术研发人员：张炜虎，王珊珊，仇峰，
申请(专利权)人：上海积塔半导体有限公司，
类型：发明
国别省市：