半导体结构的制造方法和半导体结构技术

本公开实施例涉及半导体领域，提供一种半导体结构的制造方法和半导体结构，至少可以提高电容的稳定性和容量。制造方法包括：提供基底，形成位于基底上多个阵列排布的第一下电极，第一下电极的形状为柱状；形成位于第一下电极上的上层牺牲层；形成贯穿上层牺牲层的多个第一通孔，第一通孔为阵列排布；每一第一下电极在基底上的正投影均被多个第一通孔的正投影环绕，且第一下电极的正投影边缘与第一通孔的正投影边缘相接；形成贯穿上层牺牲层的断口，断口连通相邻第一通孔，剩余的上层牺牲层用于构成多个分立的牺牲柱，牺牲柱与第一下电极一一正对；形成覆盖牺牲柱侧壁的承载层；去除牺牲柱；形成覆盖承载层表面以及第一下电极顶面的第二下电极。顶面的第二下电极。顶面的第二下电极。

Manufacturing method of semiconductor structure and semiconductor structure

【技术实现步骤摘要】
半导体结构的制造方法和半导体结构


[0001]本公开属于半导体领域，具体涉及一种半导体结构的制造方法和半导体结构。

技术介绍

[0002]半导体结构中的存储器是用来存储程序和各种数据信息的记忆部件，存储器通常包括电容以及与电容连接的晶体管，电容用来存储代表存储信息的电荷，晶体管是控制电容器的电荷流入和释放的开关。
[0003]随着半导体工艺节点的不断缩小，电容的稳定性以及容量有待提高。

技术实现思路

[0004]本公开实施例提供一种半导体结构的制造方法和半导体结构，至少有利于提高电容的稳定性以及电容的容量。
[0005]根据本公开一些实施例，本公开实施例一方面提供一种半导体结构的制造方法，半导体结构的制造方法包括：提供基底，形成位于所述基底上多个阵列排布的第一下电极，所述第一下电极的形状为柱状；形成位于所述第一下电极上的上层牺牲层；形成贯穿所述上层牺牲层的多个第一通孔，所述第一通孔为阵列排布；每一所述第一下电极在所述基底上的正投影均被多个所述第一通孔的正投影环绕，且所述第一下电极的正投影边缘与所述第一通孔的正投影边缘相接；形成贯穿所述上层牺牲层的断口，所述断口连通相邻所述第一通孔，剩余的所述上层牺牲层用于构成多个分立的牺牲柱，所述牺牲柱与所述第一下电极一一正对；形成覆盖所述牺牲柱侧壁的承载层；去除所述牺牲柱；形成覆盖所述承载层表面以及所述第一下电极顶面的第二下电极。
[0006]根据本公开一些实施例，本公开实施例另一方面还提供一种半导体结构，半导体结构包括：基底；位于所述基底上的多个阵列排布的第一下电极，所述第一下电极的形状为柱状；位于所述第一下电极上的承载层，且所述承载层环绕所述第一下电极的边缘设置；覆盖所述承载层表面的第二下电极，所述第二下电极与所述第一下电极电连接。
[0007]本公开实施例提供的技术方案至少具有以下优点：
[0008]本公开实施例中，在基底上形成了柱状的第一下电极；在第一下电极上形成牺牲柱；在牺牲柱的侧壁形成承载层，去除牺牲柱后，在承载层的表面形成第二下电极。即，第一下电极为柱状结构，其具有较高的稳定性，能够对第二下电极起到支撑作用；第二下电极为筒状结构，其具有较大的表面积，能够用于提高电容的容量。
附图说明
[0009]此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0010]图1
‑
图34分别示出了本公开实施例所述的半导体结构的制造方法中各步骤对应的结构示意图。
具体实施方式
[0011]由
技术介绍
可知：电容的容量以及稳定性有待提高。经分析发现，主要原因在于：随着半导体制程微缩，在电容的结构设计上，需要在半导体结构的内部挖很深的通孔，并将下电极、介质层和上电极均匀的镀在通孔表面上，这对蚀刻以及镀膜能力都有一定的限制。受限于工艺，目前常用的电容结构包括：内凹型电容、皇冠状电容以及柱状电容。内凹型电容和皇冠状电容的稳定性较差，结构易发生坍塌；柱状电容的容量较低。
[0012]本公开实施例提供了一种半导体结构的制造方法，能够形成柱状和筒状结合的下电极，柱状结构具有较高的稳定性，能够起到支撑作用，筒状结构具有内外两个表面，从而能够提高表面积，有利于提高电容的容量。
[0013]下面将结合附图对本公开的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开实施例而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开实施例所要求保护的技术方案。
[0014]如图1
‑
图34所示，本申请一实施例提供一种半导体结构的制造方法，以下将结合附图对本申请一实施例提供的半导体结构的制造方法进行详细说明。需要说明的是，为了便于描述以及清晰地示意出半导体结构制作方法的步骤，本实施例中的图1至图34均为半导体结构的局部结构示意图。此外，由于各示意图的比例大小不同，俯视图中的中各结构的数量可能与剖面图中各结构的数量不同。
[0015]参考图1
‑
图2，图1为俯视图，图2为图1在A
‑
A1方向上的剖面图，提供基底1，形成位于基底1内阵列排布的电容接触孔15。具体地，基底1包括隔离层11和有源层12，以及位于隔离层11和有源层12上的多条位线13，相邻位线13间设有绝缘层。刻蚀相邻位线13间的绝缘层，以形成电容接触孔15。电容接触孔15露出基底1内的有源层12。
[0016]参考图3
‑
图4，图3为俯视图，图4为图3在A
‑
A1方向上的剖面图，形成填充电容接触孔15底部的电容接触层141；形成位于电容接触层141上的电容转接层142，电容转接层142还填充于电容接触孔15的顶部。电容接触层141和电容转接层142用于将后续形成电容6与有源层12电连接。在一些实施例中，在形成电容转接层142前还形成阻挡层143，阻挡层143能够用于阻挡电容转接层142和电容接触层141之间的原子扩散。
[0017]具体地，在电容接触孔15中沉积多晶硅；回刻多晶硅，以降低多晶硅的高度，剩余的多晶硅作为电容接触层141；在多晶硅上以及电容接触孔15的侧壁沉积氮化钛以形成阻挡层143；在阻挡层143上沉积填充满电容接触孔15的钨金属以形成电容转接层142；进行平坦化处理，以使得电容转接层142的顶面与基底1的顶面齐平。值得说明的是，在填充电容转接层142后，无需再对电容转接层142进行刻蚀以改变其形状，如此，能够简化生产工艺。
[0018]参考图5
‑
图6，图5为俯向透视图，图6为图5在A
‑
A1方向上的剖面图，在基底1上形成层叠设置的下层支撑层21、下层牺牲层31、中层支撑层22以及硬掩膜层4。示例地，下层支撑层21和中层支撑层22可以通过化学气相沉积工艺或原子层沉积工艺形成，且工艺机台可以为单片式或炉管式。下层支撑层21和中层支撑层22的材料可以为氮化硅。下层牺牲层31
可以通过化学气相沉积工艺形成，其材料可以为硼磷硅玻璃或氧化硅。硬掩膜层4的材料可以为氮化物、氧化硅、碳或抗反射涂层等。
[0019]继续参考图5
‑
图6，在硬掩膜层4上形成第一光刻胶层51，对第一光刻胶层51进行第一光刻处理。示例地，第一光刻处理使用的光罩可以具有多个阵列排布的小孔，且小孔的位置与电容接触孔15的位置一一正对。对第一光刻胶层51进行正性光刻可将小孔的形状转移至第一光刻胶层51中。
[0020]参考图7
‑
图8，图7为俯视图，图8为图7在A
‑
A1方向上的剖面图，依次对硬掩膜层4、中层支撑层22、下层牺牲层31和下层支撑层21本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制造方法，其特征在于，包括：提供基底，形成位于所述基底上多个阵列排布的第一下电极，所述第一下电极的形状为柱状；形成位于所述第一下电极上的上层牺牲层；形成贯穿所述上层牺牲层的多个第一通孔，所述第一通孔为阵列排布；每一所述第一下电极在所述基底上的正投影均被多个所述第一通孔的正投影环绕，且所述第一下电极的正投影边缘与所述第一通孔的正投影边缘相接；形成贯穿所述上层牺牲层的断口，所述断口连通相邻所述第一通孔，剩余的所述上层牺牲层用于构成多个分立的牺牲柱，所述牺牲柱与所述第一下电极一一正对；形成覆盖所述牺牲柱侧壁的承载层；去除所述牺牲柱；形成覆盖所述承载层表面以及所述第一下电极顶面的第二下电极。2.根据权利要求1所述的半导体结构的制造方法，其特征在于，形成所述第一下电极的步骤包括：形成位于所述基底上的下层牺牲层；形成贯穿所述下层牺牲层的第二通孔；形成填充所述第二通孔的所述第一下电极；在去除所述牺牲柱的过程中还包括：去除所述下层牺牲层。3.根据权利要求2所述的半导体结构的制造方法，其特征在于，形成所述第一通孔的步骤包括：在所述上层牺牲层上形成多个相互分立的第一掩膜层，所述第一掩膜层为阵列排布；每一所述第一下电极在所述基底上的正投影均被多个所述第一掩膜层的正投影环绕，且所述第一下电极的正投影与所述第一掩膜层的正投影相间隔；形成第二掩膜层，所述第二掩膜层至少包括侧墙部，所述侧墙部环绕所述第一掩膜层的侧壁，所述侧墙部在基底上的正投影边缘与所述第一下电极的正投影边缘相接；形成第三掩膜层，所述第三掩膜层在所述基底上的正投影位于所述第一掩膜层和所述侧墙部的正投影以外的全部区域；形成所述第三掩膜层后，去除所述第一掩膜层和所述侧墙部，以所述第三掩膜层为掩膜刻蚀所述上层牺牲层，以形成所述第一通孔。4.根据权利要求3所述的半导体结构的制造方法，其特征在于，形成所述第二掩膜层，包括：在所述第一掩膜层和所述上层牺牲层上形成保形覆盖的所述第二掩膜层，所述第二掩膜层还包括主体部，所述主体部位于所述第一掩膜层的顶面以及相邻所述第一掩膜层之间；在去除所述第一掩膜层和所述侧墙部的过程中，还包括：去除位于所述第一掩膜层顶面的所述主体部，保留位于所述第三掩膜层正下方的所述主体部；以所述第三掩膜层以及位于所述第三掩膜层正下方的所述主体部为掩膜刻蚀所述上层牺牲层。5.根据权利要求3所述的半导体结构的制造方法，其特征在于，形成所述第一掩膜层的过程与形成所述第二通孔的过程采用同一光罩，且所述光罩的
摆放位置不同，以使所述第一掩膜层在所述基底上的正投影与所述第二通孔的正投影相错开。6.根据权利要求2所述的半导体结构的制造方法，其特征在...

【专利技术属性】
技术研发人员：卢经文，朱炳宇，许崇，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：