半导体结构的制备方法及半导体结构技术

本公开实施例涉及一种半导体结构的制备方法及半导体结构，半导体结构的制备方法包括：提供第一衬底，在第一衬底形成阵列区，阵列区形成有第一晶体管以及存储电容，且在第一衬底中形成第一电连接结构，第一电连接结构与阵列区电连接，且还在形成阵列区的工艺中，进行氢处理工艺；提供第二衬底，在第二衬底形成外围电路区，外围电路区形成有第二晶体管，且还在第二衬底形成第二电连接结构，第二电连接结构与外围电路区电连接；形成半导体单元，半导体单元由至少一个第一衬底与第二衬底堆叠形成，第一电连接结构与第二电连接结构电连接。本公开实施例有利于提供DRAM存储器的可靠性。本公开实施例有利于提供DRAM存储器的可靠性。本公开实施例有利于提供DRAM存储器的可靠性。

Preparation method of semiconductor structure and semiconductor structure

【技术实现步骤摘要】
半导体结构的制备方法及半导体结构


[0001]本公开实施例涉及半导体制造
，特别涉及一种半导体结构的制备方法及半导体结构。

技术介绍

[0002]DRAM(Dynamic Random Access Memory，动态随机存储器)存储器是一种常见的半导体存储器，通常由核心的阵列区以及外围电路区两个部分组成。其中，阵列区的晶体管用于解决漏电等问题，外围电路区的晶体管用于解决速度与可靠性。
[0003]然而，采用目前的工艺制备DRAM存储器的阵列区以及外围电路区时，可能存在制备得到的DRAM存储器可靠性较低的问题。

技术实现思路

[0004]本公开实施例提供一种半导体结构的制备方法及半导体结构，至少有利于改善DRAM存储器可靠性较低的问题。
[0005]本公开实施例提供一种半导体结构的制备方法，包括：提供第一衬底，在第一衬底形成阵列区，阵列区形成有第一晶体管以及存储电容，且在第一衬底中形成第一电连接结构，第一电连接结构与阵列区电连接，且还在形成阵列区的工艺中，进行氢处理工艺；提供第二衬底，在第二衬底形成外围电路本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制备方法，其特征在于，包括：提供第一衬底，在所述第一衬底形成阵列区，所述阵列区形成有第一晶体管以及存储电容，且在所述第一衬底中形成第一电连接结构，所述第一电连接结构与所述阵列区电连接，且还在形成所述阵列区的工艺中，进行氢处理工艺；提供第二衬底，在所述第二衬底形成外围电路区，所述外围电路区形成有第二晶体管，且还在所述第二衬底形成第二电连接结构，所述第二电连接结构与所述外围电路区电连接；形成半导体单元，所述半导体单元由至少一个所述第一衬底与所述第二衬底堆叠形成，所述第一电连接结构与所述第二电连接结构电连接。2.根据权利要求1所述的半导体结构的制备方法，其特征在于，形成的所述第一电连接结构以及所述第二电连接结构为硅通孔互联结构。3.根据权利要求1或2所述的半导体结构的制备方法，其特征在于，形成所述第一电连接结构以及所述第二电连接结构的方法包括：分别在所述第一衬底以及所述第二衬底形成通孔，所述通孔分别贯穿于所述第一衬底以及所述第二衬底；在所述通孔侧壁形成阻挡层，所述阻挡层位于所述通孔侧壁；在所述阻挡层远离所述通孔侧壁的表面形成籽晶层；在所述通孔中形成导电主体部，所述导电主体部与所述籽晶层远离所述阻挡层的表面相接触。4.根据权利要求1所述的半导体结构的制备方法，其特征在于，形成的所述半导体单元中，所述第一衬底与所述第二衬底交替堆叠设置，所述第一电连接结构与所述第二电连接结构的数量相同。5.根据权利要求1所述的半导体结构的制备方法，其特征在于，形成的所述半导体单元中，所述第一衬底的数量为多个，形成所述半导体单元的方法包括：提供多个所述第一衬底，将多个所述第一衬底依次堆叠；提供第二衬底，每一所述第一衬底的第一电连接结构与所述第二衬底的所述第二电连接结构形成电连接。6.根据权利要求5所述的半导体结构的制备方法，其特征在于，还包括：形成导电柱，所述导电柱贯穿指定第一衬底与所述第二衬底之间的第一衬底，所述指定第一衬底的所述第一电连接结构与所述第二电连接结构通过所述导电柱形成电连接，且所述第二衬底中的所述第二电连接结构的数量等于每一所述第一衬底中的第一电连接结构的数量的总和。7.根据权利要求4或6所述的半导体结构的制备方法，其特征在于，所述第一电连接结构以及所述第二电连接结构为硅通孔互联结构，且电连接的所述第一衬底的第一电连接结构与所述第二衬底的第二电连接结构对应设置。8.根据权利要求1所述的...

【专利技术属性】
技术研发人员：许杞安，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：