GaNHEMT器件的共源共栅封装结构及方法技术

本发明专利技术涉及一种GaN HEMT器件的共源共栅封装结构及方法，包括：Si MOS器件和GaN HEMT器件；Si MOS器件的源极与GaN HEMT器件的栅极通过第一源极通孔、第二导通线、第二栅极通孔连接；Si MOS器件的漏极与GaN HEMT器件的源极通过第一漏极通孔、第一导通线、第一金属柱、第三导通线和第二源极通孔连接；将Si MOS器件的源极引出作为封装结构的源极引脚；将Si MOS器件的栅极引出作为封装结构的栅极引脚；将GaN HEMT器件的漏极引出作为封装结构的漏极引脚。将GaN HEMT器件和Si MOS器件级联，并结合面板级扇出型先进封装技术，提高器件的开关频率。提高器件的开关频率。提高器件的开关频率。

【技术实现步骤摘要】
GaN HEMT器件的共源共栅封装结构及方法


[0001]本专利技术涉及电子器件领域，特别是涉及一种增强型GaN HEMT器件的共源共栅封装结构及方法。

技术介绍

[0002]随着通信技术的发展，消费者对手机充电器的要求越来越高，同时电动汽车发展势头也非常迅猛，对充电的需求也越来越高，小体积高效率是消费者的主要诉求，快充技术应运而生，目前的快充技术主要采用的主开关管实现，目前主开关管的主流方案是：使用D
‑
mode GaN HEMT合封而成的共源共栅器件。采用GaN基器件可以充分发挥GaN材料耐高温、耐高压、功率密度大、工作频率高的优势，具有非常大的市场潜力。但是现有的共源共栅器件由于陶瓷板的使用，散热性能差而影响开关频率。对此，本专利技术提出一种增强型GaN HEMT器件的共源共栅封装结构及方法。

技术实现思路

[0003]本专利技术的目的是提供一种GaN HEMT器件的共源共栅封装结构及方法，采用耗尽型GaN HEMT器件和低压Si MOS器件级联方式，并且采用面板级扇出型先进封装技术，具有无键合、无框架、无基板的优势，可以有效减小寄生参数，提高增强型GaN HEMT器件的开关频率，降低开关损耗。
[0004]为实现上述目的，本专利技术提供了如下方案：一种GaN HEMT器件的共源共栅封装结构，包括：依次层叠设置的第一布线层、第一包封层、第一器件层、第二包封层和第二布线层以及贯穿所述第一包封层、所述第一器件层和所述第二包封层的第一金属柱；所述第一器件层包括Si MOS器件和GaN HEMT器件；所述Si MOS器件的源极和所述GaN HEMT器件的源极均设于靠近所述第二包封层的一侧；所述第一包封层设有与所述Si MOS器件的漏极相对应的第一漏极通孔；所述第二包封层设有与所述Si MOS器件的源极和栅极分别对应的第一源极通孔和第一栅极通孔；所述第二包封层还设有与所述GaN HEMT器件的源极、栅极和漏极分别对应的第二源极通孔、第二栅极通孔和第二漏极通孔；所述第一布线层包括第一导通线，所述第一导通线的一端通过所述第一漏极通孔与所述Si MOS器件的漏极连接，所述第一导通线的另一端与所述第一金属柱的一端连接；所述第二布线层包括第二导通线、第三导通线、第一引出线、第二引出线和第三引出线；所述第二导通线的一端通过所述第一源极通孔与所述Si MOS器件的源极连接；所述第二导通线的另一端通过所述第二栅极通孔与所述GaN HEMT器件的栅极连接；所述第三导通线的一端通过所述第二源极通孔与所述GaN HEMT器件的源极连接，
所述第三导通线的另一端与所述第一金属柱的另一端连接；所述第一引出线的一端通过所述第一源极通孔与所述Si MOS器件的源极连接；所述第一引出线的另一端作为封装结构的源极引脚；所述第二引出线的一端通过所述第一栅极通孔与所述Si MOS器件的栅极连接；所述第二引出线的另一端作为所述封装结构的栅极引脚；所述第三引出线的一端通过所述第二漏极通孔与所述GaN HEMT器件的漏极连接；所述第三引出线的另一端作为所述封装结构的漏极引脚。
[0005]一种GaN HEMT器件的共源共栅封装结构，包括：包括：依次层叠设置的第三布线层、第三包封层、第二器件层、第四包封层和第四布线层，贯穿所述第四布线层、所述第四包封层、所述第二器件层和所述第三包封层和所述第三布线层的第二金属柱和第三金属柱；所述第二器件层包括Si MOS器件和GaN HEMT器件；所述Si MOS器件的源极和所述GaN HEMT器件的衬底侧均设于靠近所述第四包封层的一侧；所述Si MOS器件的漏极与所述GaN HEMT器件的源极连接；所述Si MOS器件的栅极与所述第二金属柱的一端连接；所述第二金属柱的另一端贯穿所述第二器件层、所述第三包封层和所述第三布线层后连接封装结构的栅极引脚的引出线；所述Si MOS器件的源极通过连通线贯穿所述第四包封层和所述第四布线层与所述第三金属柱的一端连接；所述第三金属柱的另一端贯穿所述第二器件层、所述第三包封层和所述第三布线层后连接所述封装结构的源极引脚的引出线；所述GaN HEMT器件的栅极与所述第三金属柱的另一端连接；所述GaN HEMT器件的漏极贯穿所述第三包封层和所述第三布线层后连接所述封装结构的漏极引脚的引出线；所述第三布线层上包括连接所述Si MOS器件的漏极与所述GaN HEMT器件的源极的连通线、连接所述GaN HEMT器件的栅极与所述第三金属柱的另一端的连通线、所述封装结构的栅极引脚的引出线、所述封装结构的源极引脚的引出线和所述封装结构的漏极引脚的引出线；所述第四布线层上包括连接所述Si MOS器件的源极和所述第三金属柱的连通线。
[0006]一种GaN HEMT器件的共源共栅封装方法，包括：将Si MOS器件和GaN HEMT器件分别减薄至预设厚度，得到减薄后的Si MOS器件和减薄后的GaN HEMT器件；所述减薄后的Si MOS器件和所述减薄后的GaN HEMT器件构成第一器件层；在所述减薄后的Si MOS器件的漏极一侧和所述减薄后的GaN HEMT器件的硅衬底侧设置第一包封层；在所述减薄后的Si MOS器件的源极和栅极一侧和所述减薄后的GaN HEMT器件的源极、栅极和漏极一侧设置第二包封层；在所述第一包封层上设置第一漏极通孔；所述第一漏极通孔用于裸露出所述减薄后的Si MOS器件的漏极；在所述第二包封层上设置裸露所述减薄后的Si MOS器件的源极的第一源极通孔、裸露所述减薄后的Si MOS器件的栅极的第一栅极通孔和分别裸露所述减薄后的GaN HEMT
器件的源极、栅极和漏极的第二源极通孔、第二栅极通孔和第二漏极通孔；通过打孔、溅射的方式设置贯穿于所述第一包封层、所述第一器件层、所述第二包封层的第一金属柱；在所述第一包封层上，将所述减薄后的Si MOS器件的漏极与所述第一金属柱的一端连接；在所述第二包封层上，将所述减薄后的Si MOS器件的源极和所述减薄后的GaN HEMT器件的栅极通过各自对应的通孔进行连接；所述减薄后的GaN HEMT器件的源极与所述第一金属柱的另一端连接；将所述减薄后的Si MOS器件的源极和栅极通过化学镀制备布线的方式引出分别作为封装结构源极引脚和栅极引脚；所述减薄后的GaN HEMT器件的漏极通过化学镀制备布线的方式引出作为所述封装结构漏极引脚。
[0007]根据本专利技术提供的具体实施例，本专利技术公开了以下技术效果：本专利技术提供一种GaN HEMT器件的共源共栅封装结构及方法，其中，使用的是氮化镓器件，寄生电容小，无反向恢复电荷，使得开关速度更快，开关损耗更低；驱动的是低压Si MOS器件，驱动电压范围宽，可以工作在9V，最大可以工作在20V，驱动电压范围变宽提高了可靠性，降低新风险，可供选择的控制集成芯片和驱动集成芯片多；使用耗尽型GaN HEMT器件和低压Si MOS器件级联合封实现高效的高频开关。采用面板级扇出型先进封装的方式，避免合封时使用陶瓷基板造成成本昂贵，器件较厚，散热特性不够优秀的问题，降低了封装成本，减小了器件的厚度，提高了散热性能，面板本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种GaN HEMT器件的共源共栅封装结构，其特征在于，包括：依次层叠设置的第一布线层、第一包封层、第一器件层、第二包封层和第二布线层以及贯穿所述第一包封层、所述第一器件层和所述第二包封层的第一金属柱；所述第一器件层包括Si MOS器件和GaN HEMT器件；所述Si MOS器件的源极和所述GaN HEMT器件的源极均设于靠近所述第二包封层的一侧；所述第一包封层设有与所述Si MOS器件的漏极相对应的第一漏极通孔；所述第二包封层设有与所述Si MOS器件的源极和栅极分别对应的第一源极通孔和第一栅极通孔；所述第二包封层还设有与所述GaN HEMT器件的源极、栅极和漏极分别对应的第二源极通孔、第二栅极通孔和第二漏极通孔；所述第一布线层包括第一导通线，所述第一导通线的一端通过所述第一漏极通孔与所述Si MOS器件的漏极连接，所述第一导通线的另一端与所述第一金属柱的一端连接；所述第二布线层包括第二导通线、第三导通线、第一引出线、第二引出线和第三引出线；所述第二导通线的一端通过所述第一源极通孔与所述Si MOS器件的源极连接；所述第二导通线的另一端通过所述第二栅极通孔与所述GaN HEMT器件的栅极连接；所述第三导通线的一端通过所述第二源极通孔与所述GaN HEMT器件的源极连接，所述第三导通线的另一端与所述第一金属柱的另一端连接；所述第一引出线的一端通过所述第一源极通孔与所述Si MOS器件的源极连接；所述第一引出线的另一端作为封装结构的源极引脚；所述第二引出线的一端通过所述第一栅极通孔与所述Si MOS器件的栅极连接；所述第二引出线的另一端作为所述封装结构的栅极引脚；所述第三引出线的一端通过所述第二漏极通孔与所述GaN HEMT器件的漏极连接；所述第三引出线的另一端作为所述封装结构的漏极引脚。2.根据权利要求1所述的共源共栅封装结构，其特征在于，所述第一布线层的下面还设有第一塑封层；所述第二布线层的上面还设有第二塑封层；所述第一塑封层，用于对所述第一导通线进行塑封；所述第二塑封层，用于对所述第二导通线和所述第三导通线进行塑封；所述第一引出线的另一端贯穿所述第二塑封层作为所述封装结构的源极引脚；所述第二引出线的另一端贯穿所述第二塑封层作为所述封装结构的栅极引脚；所述第三引出线的另一端贯穿所述第二塑封层作为所述封装结构的漏极引脚。3.根据权利要求1所述的共源共栅封装结构，其特征在于，所述第一金属柱贯穿于所述Si MOS器件和所述GaN HEMT器件之间。4.根据权利要求1所述的共源共栅封装结构，其特征在于，所述GaN HEMT器件的衬底与所述第一金属柱连接。5.根据权利要求1所述的共源共栅封装结构，其特征在于，所述GaN HEMT器件的衬底与所述GaN HEMT器件的源极、栅极和漏极相连。6.根据权利要求1所述的共源共栅封装结构，其特征在于，所述Si MOS器件和所述GaN HEMT器件间隔设置。
7.根据权利要求3所述的共源共栅封装结构，其特征在于，所述GaN HEMT器件的衬底与所述Si MOS器件的源极连接。8.一种GaN HEMT器件的共源共栅封装结构，其特征在于，包括：依次层叠设置的第三布线层、第三包封层、第二器件层、第四包封层和第四布线层，贯穿所述第四布线层、所述第四包封层、所述第二...

【专利技术属性】
技术研发人员：宋亮，朱廷刚，李亦衡，武乐可，章涛，
申请(专利权)人：江苏能华微电子科技发展有限公司，
类型：发明
国别省市：