本公开涉及一种半导体装置，其中，一或多个主动区结构各自在垂直方向中垂直地向外凸出基板，并在第一水平方向中水平延伸。源极/漏极构件在垂直方向中位于主动区结构上。源极/漏极接点在垂直方向中位于源极/漏极构件上。源极/漏极接点包括底部与顶部。保护衬垫层位于源极/漏极接点的顶部的侧表面上，但不位于源极/漏极接点的底部的侧表面上。源极/漏极接点的底部的侧表面上。源极/漏极接点的底部的侧表面上。
【技术实现步骤摘要】
半导体装置
[0001]本专利技术实施例一般关于半导体装置，特别关于场效晶体管如平面场效晶体管、三维鳍状场效晶体管、或全绕式栅极装置。
技术介绍
[0002]半导体集成电路产业已经历指数成长。集成电路材料与设计的技术进展，使每一代的集成电路比前一代具有更小且更复杂的电路。在集成电路演进中，功能密度(比如单位芯片面积的内连线装置数目)通常随着几何尺寸(比如采用的制作工艺所能产生的最小构件或线路)缩小而增加。尺寸缩小的工艺一般有利于增加产能并降低相关成本。尺寸缩小亦会增加处理与制造集成电路的复杂度。
[0003]举例来说，随着半导体装置持续缩小，栅极接点与附近的源极/漏极接点之间可能更容易发生桥接(如电性短路)。不幸的是，避免这些桥接问题的现有方法可能会增加电阻及/或缩小源极/漏极外延着陆区。如此一来，会劣化装置效能。
[0004]虽然制作半导体装置的现有方法通常适用，但无法符合所有方面的需求。
技术实现思路
[0005]本专利技术一实施例关于半导体装置。半导体装置包括一或多个主动区结构，各自在垂直方向中垂直地向外凸出基板，并在第一水平方向中水平延伸。半导体装置包括源极/漏极构件，在垂直方向中位于主动区结构上。半导体装置包括源极/漏极接点，在垂直方向中位于源极/漏极构件上。源极/漏极接点包括底部与顶部。半导体装置包括保护衬垫层，位于源极/漏极接点的顶部的侧表面上，但不位于源极/漏极接点的底部的侧表面上。
[0006]本专利技术另一实施例关于半导体装置。半导体装置包括一或多个鳍状结构，各自在垂直方向中垂直地凸出基板并在第一水平方向中水平延伸。半导体装置包括外延源极/漏极，在垂直方向中位于鳍状结构上。半导体装置包括源极/漏极接点，在垂直方向中位于外延源极/漏极上。源极/漏极接点包括上侧部分与下侧部分。在垂直方向与垂直于第一水平方向的第二水平方向所定义的剖面中，下侧部分具有斜向轮廓且最大宽度大于上侧部分的最大宽度。
[0007]本专利技术又一实施例关于半导体装置的形成方法。提供集成电路装置，其包括主动区、源极/漏极构件形成于主动区上、栅极结构形成于主动区上并与源极/漏极构件相邻、以及层间介电层形成于源极/漏极构件上。蚀刻开口于源极/漏极构件上。开口部分地延伸穿过层间介电层但不露出源极/漏极构件的上侧表面。形成保护衬垫层于开口的侧壁上。移除源极/漏极构件的上侧表面上的层间介电层的保留部分，以露出源极/漏极构件的上侧表面。形成源极/漏极接点于开口中。形成栅极接点于栅极结构上。
附图说明
[0008]图1A是本专利技术多种实施例中，鳍状场效晶体管形式的集成电路装置的透视图。
[0009]图1B是本专利技术多种实施例中，鳍状场效晶体管形式的集成电路装置的平面上视图。
[0010]图1C是本专利技术多种实施例中，全绕式栅极装置形式的集成电路装置的透视图。
[0011]图2A至8A是本专利技术多种实施例中，集成电路装置在多种制作阶段的X剖面的剖视图。
[0012]图2B至8B是本专利技术多种实施例中，集成电路装置在多种制作阶段的Y剖面的剖视图。
[0013]图2C至8C是本专利技术多种实施例中，集成电路装置在多种制作阶段的平面上视图。
[0014]图9是本专利技术多种实施例中，静态随机存取存储器单元的电路图。
[0015]图10是本专利技术多种实施例中，制造系统的方框图。
[0016]图11是本专利技术多种实施例中，制作半导体装置的方法的流程图。
[0017]附图标记说明：
[0018]A
‑
A
’
，B
‑
B
’
：剖线
[0019]BL：位元线
[0020]BLB：互补位元线
[0021]N，902，904，906，908，910，912，914，916：实体
[0022]PD1，PD2：下拉晶体管
[0023]PG1，PG2：穿闸晶体管
[0024]PU1，PU2：上拉晶体管
[0025]SNB1：互补第一存储节点
[0026]SN1：第一存储节点
[0027]Vcc：电源电压
[0028]Vss：电压
[0029]WL：字元线
[0030]90，200：集成电路装置
[0031]110：基板
[0032]120：鳍状结构
[0033]122：源极/漏极构件
[0034]130：隔离结构
[0035]140：栅极结构
[0036]150：全绕式栅极装置
[0037]155，290：遮罩(掩膜)层
[0038]160：栅极间隔物结构
[0039]165：盖层
[0040]170：纳米结购
[0041]175：介电内侧间隔物
[0042]180，570：源极/漏极接点
[0043]185，610：层间介电层
[0044]250，260：栅极间隔物
[0045]280：金属层
[0046]300：微影(光刻)工艺
[0047]310：光阻(光刻胶)层
[0048]320：开口
[0049]320A，570A：底部
[0050]330：深度
[0051]340，470：上侧表面
[0052]400：沉积与蚀刻循环
[0053]420：介电材料
[0054]450，500：蚀刻工艺
[0055]550：源极/漏极接点形成工艺
[0056]570B：顶部
[0057]580，590：侧表面
[0058]600：介电层
[0059]650：栅极接点
[0060]660：源极/漏极通孔
[0061]800：静态随机存取存储器单元
[0062]900：制作系统
[0063]918：网络
[0064]1000：方法
[0065]1010，1020，1030，1040，1050，1060：步骤
具体实施方式
[0066]下述详细描述可搭配附图说明，以利理解本专利技术的各方面。值得注意的是，各种结构仅用于说明目的而未按比例绘制，如本业常态。实际上为了清楚说明，可任意增加或减少各种结构的尺寸。
[0067]下述内容提供的不同实施例或实例可实施本专利技术的不同结构。下述特定构件与排列的实施例用以简化本
技术实现思路
而非局限本专利技术。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触的实施例，或两者之间隔有其他额外构件而非直接接触的实施例。此外，本专利技术的多个实例可重复采用相同标号以求简洁，但多种实施例及/或设置中具有相同标号的元件并不必然具有相同的对应关系。
[0068]此外，本专利技术实施例的结构形成于另一结构上、连接至另一结构、及/或耦接至另一结构中，结构可直接接触另一结构，或可形成额外结构于结构及另一结构之间(即结构未接触另一结构)。此外，空间本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体装置，包括：一或多个主动区结构，各自在垂直方向中垂直地向外凸出一基板，并在一第一水平方向中水平延伸；一源极/漏极构件，在该垂直方向中位于所述一或多个主动区结构上；一源极/漏极接点，...
【专利技术属性】
技术研发人员：蔡国强，林昕篁，陈志辉，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。