电压参考电路及其对应的半导体结构制造技术

本发明专利技术的实施例提供了一种电压参考电路，包括：第一多个n型场效应晶体管，其中每个n型场效应晶体管具有第一阈值电压并且包括具有n型掺杂剂的第一功函层材料的第一栅叠件；第二多个n型场效应晶体管，其中每个n型场效应晶体管具有大于第一阈值电压的第二阈值电压，每个n型场效应晶体管包括第二栅叠件，其中，第二栅叠件包括第一功函层材料和具有p型掺杂剂的第二功函层材料；和第二功函层材料在第一功函层材料之下；以及第一多个n型场效应晶体管或第二多个n型场效应晶体管的端子被配置为产生响应于温度升高而幅度减小的输出电压。本发明专利技术的实施例还提供了一种电路及其对应的半导体结构。构。构。

Voltage reference circuit and its corresponding semiconductor structure

【技术实现步骤摘要】
电压参考电路及其对应的半导体结构
[0001]分案申请
[0002]本申请是2017年10月20日提交的标题为“温度补偿电路以及用于形成该电路中的半导体结构的方法”、专利申请号为201710984961.4的分案申请。


[0003]本专利技术的实施例总体涉及集成电路，更具体地，电压参考电路及其对应的半导体结构。

技术介绍

[0004]电压参考是通常用作混合模式和模拟集成电路(IC)(诸如，数据转换器、锁相环(PLL)、振荡器、电源管理电路、动态随机存取存储器(DRAM)、闪存等)中的功能模块的电路。优选地，电压参考名义上与温度、电源和负载变化无关。

技术实现思路

[0005]根据本专利技术的一方面，提供了一种电压参考电路，包括：第一电路，被配置为产生随温度增加而幅度增加的第一输出电压；以及第二电路，包括阈值电压不同的至少两个晶体管，并且所述第二电路被配置为产生随着温度的增加而幅度减小的第二输出电压；其中，所述至少两个晶体管的第一晶体管包括具有第一功函材料的第一栅极叠层，并且所述至少两个晶体管的第二晶体管包括具有第二功函材料的第二栅极叠层，所述第二功函材料与所述第一功函材料不同。
[0006]根据本专利技术的另一方面，提供了一种电路，包括：第一场效应晶体管，具有第一阈值电压，其中，所述第一场效应晶体管包括具有第一功函材料的第一栅电极，所述第一功函材料具有第一导电类型；以及第二场效应晶体管，连接至所述第一场效应晶体管，所述第二场效应晶体管具有不同于所述第一阈值电压的第二阈值电压，其中，所述第二场效应晶体管包括具有第二功函材料的第二栅电极，所述第二功函材料具有第二导电类型，所述第二导电类型与所述第一导电类型相反，并且所述第一场效应晶体管和所述第二场效应晶体管是相同沟道类型的器件。
[0007]根据本专利技术的又一方面，提供了一种形成半导体结构的方法，包括：在衬底上形成多个鳍，所述多个鳍的每个鳍均具有相同导电类型；在具有所述相同导电类型的所述多个鳍的每个鳍上方均沉积第一功函层；从具有所述相同导电类型的所述多个鳍的至少一个鳍处去除所述第一功函层；沉积第二功函层；以及在所述第二功函层上方形成金属层。
附图说明
[0008]当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本专利技术的各个方面。应该注意的是，根据工业中的通用实践，各种部件没有按比例绘制。实际上，为了清楚的说明和讨论，各个部件的尺寸可以任意地增大或减小。
[0009]图1是根据一些实施例的示例性电压参考电路的框图。
[0010]图2是根据一些实施例的示例性CTAT电路的示意电路图。
[0011]图3是根据一些实施例的包括FinFET器件结构的半导体器件结构的立体图。
[0012]图4是根据一些实施例的相对于温度绘制的示例性CTAT单元输出电压Vc的曲线图。
[0013]图5A至5C根据本专利技术描述了示例性CTAT单元的不同实施例。
[0014]图6是根据一些实施例的制造CTAT单元布局设计的示意方法的流程图。
[0015]图7是形成在衬底上的一组部分制造的FinFET的立体图。
[0016]图8A至8F示出了示例性双功函层栅极置换工艺的不同阶段。
[0017]图9是制造具有双功函层的CTAT单元的示意方法的流程图。
[0018]图10是示例性双功函层栅极置换结构的替代实施例的截面图。
[0019]图11是示例性双功函层栅极置换结构的另一替代实施例的截面图。
具体实施方式
[0020]以下公开内容提供了许多用于实现所提供主题不同特征的不同实施例或实例。以下描述组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括在第一部件和第二部件之间设置附加部件使得第一部件和第二部件不直接接触的实施例。另外，本专利技术可以在各个实例中重复参考标号和/或字母。这种重复自身并不表示所论述的各个实施例和/或配置之间的关系。
[0021]本文所用的首字母缩略词“FET”是指场效应晶体管。普通类型的FET是指金属氧化物半导体场效应晶体管(MOSFET)。历史上，MOSFET一直是置于衬底(诸如半导体晶圆)的平面的内部和上面的平面结构。但是半导体制造的最新进展已经导致使用垂直结构作为MOSFET。
[0022]术语“FinFET”是指在相对于晶圆的平坦表面垂直取向的鳍上方形成的FET。
[0023]S/D是指形成FET的四个端子中的两个的源极和/或漏极结。
[0024]如本文所用的术语“标称”是指在产品或工艺的设计阶段期间设置的针对部件或工艺操作的特性或参数的期望值或目标值以及高于/或低于期望值的值的范围。值的范围通常是由制造工艺的轻微变化或公差引起。
[0025]本专利技术的各个实施例一般涉及IC(集成电路)器件，更具体地，提供了电路以及制造用于工艺不变且与温度无关的电压参考电路的电路的方法，该电压参考电路用于低压应用中。高温通常以对IC器件操作速度和可靠性产生不利影响的方式改变IC器件的特性，因此期望获得低成本和与温度无关的器件，特别是对于现代便携式器件和IoT(物联网)器件。IoT器件通常是独立的(untethered)，因此需要低功耗的组件。用于IoT应用的传感器件(如压力、温度或湿度传感器)使用与温度无关且在低偏置电压下工作的ADC(模数转换器)和DAC(数模转换器)组件。根据本专利技术的电压参考电路是用于上述低功率IoT应用或诸如低压差(LDO)调节器的电源系统的整体和重要部件。
[0026]根据本专利技术的示例性温度补偿电路将双功函层结合到FET栅叠件中以调节FET栅叠件的阈值电压。结合双功函层的一个好处是由这种FET制成的电压参考电路能够在宽电
流范围内产生高精度和与温度无关的输出电压。根据本专利技术的电压参考电路的好处在于，电压参考电路可用于低压应用中，例如但不限于低于0.5V的偏压电路或热传感器。此外，将双功函层结合到用于电压参考电路的FET是低成本的，并且这些电路对制造工艺的变化呈现出降低的灵敏度。
[0027]在描述与电压参考电路相关的示例性实施例之前，给出了集成电路设计管理的示例。随着对将印刷电路板的功能和应用合并至单个芯片的需求越来越强，IC的规模和设计变得越来越复杂和耗时。计算机辅助设计(CAD)已成为加速和提高IC设计质量的必要工具。在设计专用集成电路(ASIC)的所有阶段中，物理布局占据设计周期的主要部分。
[0028]在创建ASIC的物理布局时，可以首先生成计算机布局。通常，可通过基于指定原理来布置多个独立块或“逻辑单元”来创建计算机布局。可以预设置各个独立逻辑单元的功能和设计，并且作为标准化单元设计存储在计算机系统中。这种单元设计技术可以在设计周期中节省时间，因为IC设计者不再需要定制设计集成电路中的每个单独门和晶体管。相反，电路或器件设计者将新的电路或器件设计分解成多个已知(本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电压参考电路，包括：第一多个n型场效应晶体管(NFET)，其中，所述第一多个n型场效应晶体管中的每个n型场效应晶体管具有第一阈值电压并且包括具有n型掺杂剂的第一功函层材料的第一栅叠件；第二多个n型场效应晶体管，其中：所述第二多个n型场效应晶体管中的每个n型场效应晶体管具有大于所述第一阈值电压的第二阈值电压；所述第二多个n型场效应晶体管中的每个n型场效应晶体管包括第二栅叠件，其中，所述第二栅叠件包括所述第一功函层材料和具有p型掺杂剂的第二功函层材料；和所述第二功函层材料在所述第一功函层材料之下；以及所述第一多个n型场效应晶体管或所述第二多个n型场效应晶体管的端子被配置为产生响应于温度升高而幅度减小的输出电压。2.根据权利要求1所述的电压参考电路，其中，选择所述第一功函层材料和所述第二功函层材料，使得所述输出电压响应于所述温度升高而名义上线性地降低。3.根据权利要求1所述的电压参考电路，其中，所述第一多个n型场效应晶体管和所述第二多个n型场效应晶体管包括相应的第一栅电极和第二栅电极，并且所述第一栅电极和所述第二栅电极之间的尺寸比被配置为提供负温度系数。4.根据权利要求3所述的电压参考电路，其中，所述第一栅电极和所述第二栅电极之间的尺寸比是所述第一栅电极和所述第二栅电极的有效宽度和长度之间的比值。5.一种电路，包括：第一多个n型场效应晶体管(NFET)，具有第一阈值电压，其中，所述第一多个n型场效应晶体管包括与栅极介电层接触的具有n型导电性的第一功函层材料；以及第二多个n型场效应晶体管，连接至所述第一多个n型场效应晶体管，具有...

【专利技术属性】
技术研发人员：阿米特，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：