通信系统中的迭代解码器与迭代解码方法技术方案

技术编号:3423513 阅读:195 留言:0更新日期:2012-04-11 18:40
一种迭代解码器和迭代解码方法。在迭代解码器中,第一加法器具有用于接收信息码元的第一端口和第二端口;第一分支解码器与第一加法器相连,用于接收第一奇偶检验码元,并采用第一奇偶检验码元和第一加法器的输出信号对信息码元进行解码;第一减法器具有用于接收第一分支解码器的输出的第三端口,以及第四端口;交织器与第二加法器的输出相连,用于对从第一分支解码器接收到的解码后的信息码元进行交织;第二分支解码器接收交织器的输出和第二奇偶检验码元,并采用接收到的信号对交织器输出的信息码元进行解码;解交织器对第二分支解码器的输出进行解交织;第三加法器具有用于接收解交织器的输出的第五端口和用于接收第二加法器的反转后的输出的第六端口,第三加法器的输出端与第二端口相连,反转输出端与第四端口相连;硬判定装置将从第一分支解码器接收到的解码后的码元转换为二进制信息比特;错误检测器检验从硬判定装置接收到的二进制信息比特中的错误,并且在没有检测到错误时生成无错误信号;以及输出缓冲器对从硬判定装置接收到的二进制信息比特进行存储,并且,对应于无错误信号,输出存储的二进制信息比特。(*该技术在2019年保护过期,可自由使用*)

【技术实现步骤摘要】

技术介绍
1.本专利
本专利技术一般涉及通信系统中的接收器,具体涉及用于对输入信号进行解码的装置和方法。2.相关技术说明在无线电通信系统如卫星系统中,或在采用W-CDMA或CDMA2000的系统中,发送器可以采用前向纠错码来保证可靠的数据发送。接收器将接收到的数据进行迭代解码,迭代解码将分支(component)解码器的输出反馈回输入端以用于解码。分支解码器输出的不是硬判定信号如高(+1)或低(-1)信号,而是软值(soft value)(如,0.7684,-0.6432…)。将交织的序列输入给第二分支解码器,第二分支解码器对序列进行解码。迭代解码器是由至少两个分支解码器组成的。分支解码器之间的交织器对从第一分支解码器输出的帧的比特序列进行置换。当输出的解码后的交织器信号被反馈给第一分支解码器时,解交织器将解码交织后的比特按其原始顺序进行重新排序。turbo(涡式)解码器是迭代信道解码器中的早期优秀范例。由于多次的解码迭代,迭代解码器如turbo解码器增加了纠错性能。在传统的迭代解码方法中,进行预定次数的数据解码,而不检查在迭代解码期间是否产生了错误。通过对解交织器的输出进行硬判定解码来检查错误。然而,在典型的迭代解码情况下,最大的解码增益一般是在最初的两次或三次解码期间获得的,尽管这点会随信道环境的变化而变化。事实上,由迭代解码导致的纠错性能会在多次解码后迅速降低。而且,经过一定次数的迭代解码后,系统资源如功耗和处理延迟会为了边缘特性增益而被消耗。例如,由于迭代解码器的反馈特征,一定次数的迭代解码会引起信号振荡。换句话说,实际上,随着解码的重复进行,已被完全纠错的数据也会开始产生错误。通过适当地选取解码迭代的次数,可以克服阈值数(超出该数值就会产生错误的迭代次数)的问题。如果能够确定所有错误都被纠正的概率大约为1,那么迭代解码器就不需要对输入信号进行进一步的解码。可以通过几种方法来判定是否完成了解码。其中一种是,利用解码器输出的CRC(循环冗余码)检验来检验错误。因为CRC检验不会改变将要发送的信息,所以CRC检验不可能在解码后的数据中产生错误。但是,系统设计者面临的挑战是限制额外的处理延迟,在迭代解码方案中,处理延迟会与错误检验的操作相关联。因此,需要存在一种装置和方法,通过对解码后的数据执行错误检验并且不会产生过度的处理延迟,来限制迭代解码器中的迭代次数。本专利技术概述因此,本专利技术的一个目的是提供一种迭代解码器和迭代解码方法,用于动态地确定适当的对接收到的数据进行的解码迭代的次数。本专利技术的另一个目的是提供一种迭代解码器和迭代解码方法,其中,对每个分支解码器的输出进行检验,以确定是否在解码时产生了错误。本专利技术的第三个目的是提供一种迭代解码器和迭代解码方法,其中,对每个分支解码器的输出进行检验,以确定是否在解码时产生了错误,并且,如果没有检测到错误,则立刻停止解码。本专利技术的第四个目的是,提供一种迭代解码器和迭代解码方法,其中,解码时在对每个分支解码器的输出进行错误检验的期间,使处理延迟达到最小。本专利技术的第五个目的是,提供一种迭代解码器和迭代解码方法,其中,在连续模式中,对每个分支解码器的输出进行检验,以确定是否在解码时产生了错误,并且,如果没有检测到错误,则立刻停止解码。本专利技术的第六个目的是,提供一种迭代解码器和迭代解码方法,其中,在连续模式中,当分支解码器的输出是按照原始次序进行排序时,对每个分支解码器的输出进行检验,以确定是否在解码时产生了错误,并且,如果没有检测到错误,则立刻停止解码。本专利技术的第七个目的是,提供一种迭代解码器和迭代解码方法,其中,,当每个分支解码器以连续模式运行时,在对第一分支解码器中的一帧完成解码的同时,对该帧进行错误检验,并且,如果没有检测到错误,则立刻停止解码。总之,为了实现上述或其它目的,提供了一种迭代解码器。在迭代解码器中,第一加法器具有用于接收信息码元的第一端口以及第二端口;第一分支解码器与第一加法器相连,用于接收第一奇偶校验码元,并采用第一奇偶校验码元和第一加法器的输出信号,对信息码元进行解码;减法器具有用于接收第一分支解码器的输出的第三端口以及第四端口;交织器连接第二加法器的输出,用于对从第一分支解码器接收到的解码后的信息码元进行交织;第二分支解码器接收交织器的输出以及第二奇偶校验码元,并采用接收到的信号对交织器输出的信息码元进行解码;解交织器对第二分支解码器的输出进行解交织;第三加法器具有用于接收解交织器的输出的第五端口以及用于接收第二加法器的反相输出的第六端口,第三加法器的输出与第二端口相连,而第三加法器的反相输出与第四端口相连;硬判定装置将从第一分支解码器接收到的解码后的码元转换为二进制信息比特;错误检测器对从硬判定装置接收到的二进制信息比特中的错误进行检验,并且,如果没有检测到错误,则生成无错误信号;输出缓冲器存储从硬判定装置接收到的二进制信息比特,并对应于无错误信号,输出存储的二进制信息比特。在具有预定最大迭代次数的迭代解码器的迭代解码方法中,包括下列步骤对输入帧信号进行迭代解码;在完成预定迭代次数之前,对解码后的帧数据中的错误进行检验;并且,如果没有检测到错误,则输出解码后的帧。附图的简要说明通过参照附图以及下面的详细说明,将会更清楚地理解本专利技术的上述和其它目的、特征和优点,附图中图1是表示按照本专利技术的实施例,具有1/3的代码速率的迭代解码器的方框图;图2是表示按照本专利技术的实施例图1所示的迭代解码器的方框图,用于说明迭代解码器的操作;以及图3是表示按照本专利技术的实施例,迭代解码方法的流程图。优选实施例的详细描述下面将参照附图说明本专利技术的优选实施例。在下面的说明中,没有详细说明公认的功能或结构,以避免出现不必要的细节而混淆本专利技术。图1是表示按照本专利技术的实施例,具有1/3的代码速率的迭代解码器的方框图。第一、第二以及第三输出信号是经过接收器(未显示)中解调器(未示出)解调并进行量化后的信号。第一、第二以及第三分别是系统信号Xk、奇偶校验信号Y1k、以及另一个奇偶校验信号Y2k。第二和第三输入信号是加在原始数据上用于纠错的冗余值,并由发送器进行turbo编码和交织。第一和第二分支解码器120和150分别能够以连续模式进行操作。RESOVA(寄存器交换软输出Viterbi(维特比)算法)解码器可以用作第一和第二分支解码器130和150。对于一组比特如一帧的每个软信号值的输入,第一和第二分支解码器120和150顺序地输出每个解码后的软信号值。在连续模式中,如果忽略与初始窗口大小或解码深度D一样长的延迟,则对于下一个端点的一个软信号值,第一和第二分支解码器120和150无延迟地输出一个编码的软信号值。电平判定器185经过硬判定将每个从第一分支解码器120中输出的解码后的软信号值转换为高值或低值,然后无延迟地加到误差检验器190。误差检验器可以是CRC检验器。由于信号值的传递没有经过任何延迟,因此当第一分支解码器120完成对软信号值的一帧的解码时,误差检验器190也同时完成了对该帧软信号值的误差检验。也就是说,电平判定器185经过硬判定将每个从第一分支解码器120中输出的解码后的软信号值转换为高值或低值,然后一个比特接一个比特地应用于误差检验器190。电平判本文档来自技高网...

【技术保护点】
一种迭代解码器,包括: 第一加法器,具有用于接收信息码元的第一端口和用于接收非本征信息信号EXT2的第二端口; 第一分支解码器,用于接收第一奇偶检验码元,并用于通过采用第一奇偶检验码元和第一加法器的输出对信息码元进行解码; 第一减法器,具有用于接收第一分支解码器的输出的第三端口和用于接收非本征信息信号EXT2的反转信号的第四端口; 交织器,与第一减法器的输出相连,用于对从第一分支解码器接收到的解码后的信息码元进行交织; 第二分支解码器,用于接收交织器的输出和第二奇偶检验码元,并通过采用接收到的信号对交织器输出的信息码元进行解码; 解交织器,用于对第二分支解码器的输出进行解交织; 第二减法器,具有用于接收解交织器的输出的第五端口和用于接收第一减法器的反转的输出的第六端口,所述第三加法器的输出端与第二端口相连,反转输出端与第四端口相连; 硬判定装置,用于通过硬判定代码将从第一分支解码器接收到的输出转换为二进制信息比特; 错误检测器,用于检验从硬判定装置接收到的二进制信息比特中的错误,并且在没有检测到错误时生成无错误信号;以及 输出缓冲器,用于存储从硬判定装置接收到的二进制信息比特,并对应于无错误信号,输出存储的二进制信息比特。...

【技术特征摘要】
...

【专利技术属性】
技术研发人员:金龟金炳朝李永焕崔舜在
申请(专利权)人:三星电子株式会社
类型:发明
国别省市:KR[韩国]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1