通过使用选择性沉积金属衬垫的混合晶片接合来形成的接合组件制造技术

包括自组装材料的成核抑制层可形成在接合介电层的表面上，而不会将该自组装材料沉积在第一半导体管芯的第一金属接合垫的物理暴露表面上。包括第二金属的金属衬垫可形成在该金属接合垫的该物理暴露表面上，而不会将该第二金属沉积在该成核抑制层上。通过在第二半导体管芯的该第一金属接合垫和该第二金属接合垫的配合对之间诱导金属到金属接合来将该第一半导体管芯接合到该第二半导体管芯。一半导体管芯接合到该第二半导体管芯。一半导体管芯接合到该第二半导体管芯。

【技术实现步骤摘要】
【国外来华专利技术】通过使用选择性沉积金属衬垫的混合晶片接合来形成的接合组件


[0001]本公开总体涉及半导体器件领域，并且具体地讲，涉及采用选择性生长的金属衬垫以用于混合晶片接合的接合组件和用于形成其的方法。

技术介绍

[0002]包含包括每个单元具有一个位的三维竖直NAND串的三维存储器器件的存储器管芯在T.Endoh等人的名称为“具有堆叠的围绕栅极晶体管(S
‑
SGT)结构化单元的新型超高密度存储器(Novel Ultra High Density Memory With A Stacked
‑
Surrounding Gate Transistor(S
‑
SGT)Structured Cell)”，IEDM Proc.(2001)33
‑
36的文章中公开。

技术实现思路

[0003]根据本公开的实施方案，一种形成接合组件的方法包括：提供第一半导体管芯，该第一半导体管芯包括第一半导体器件、第一接合介电层和第一金属接合垫，该第一金属接合垫包括第一金属，该第一金属接合垫电连接到该第一半导体器件的相应节点，并且嵌入在该第一接合介电层中；将包括自组装材料的第一成核抑制层选择性地沉积在该第一接合介电层的表面上，而不会将该自组装材料沉积在该第一金属接合垫的物理暴露表面上；将包括第二金属的第一金属衬垫选择性地沉积在该第一金属接合垫的该物理暴露表面上，而不会将该第二金属沉积在该第一成核抑制层上；提供第二半导体管芯，该第二半导体管芯包括第二半导体器件、第二接合介电层和第二金属接合垫，该第二金属接合垫电连接到该第二半导体器件的相应节点，并且嵌入在该第二接合介电层中；以及通过在该第一金属接合垫和该第二金属接合垫的每个配合对之间诱导金属到金属接合，将该第二金属接合垫与该第一金属接合垫接合。
[0004]根据另一个实施方案，一种接合组件包括：第一半导体管芯，该第一半导体管芯包括第一半导体器件、嵌入在第一介电材料层中的第一金属互连结构，以及包括第一金属并且嵌入在第一接合介电层中的第一金属接合垫；第二半导体管芯，该第二半导体管芯包括第二半导体器件、嵌入在第二介电材料层中的第二金属互连结构，以及包括该第一金属并且嵌入在第二接合介电层中并且接合到该第一金属接合垫中的相应一者的第二金属接合垫；界面合金区，该界面合金区包括该第一金属和不同于该第一金属的第二金属的合金，该界面合金区位于该第一金属接合垫中的每一者和接合到该第一金属接合垫中的相应一者的该第二金属接合垫中的每一者之间；和界面介电区，该界面介电区位于该第一接合介电层与该第二接合介电层之间的界面处，其中该界面介电区包括处于平均原子浓度的碳原子，该平均原子浓度大于该第一接合介电层中的碳的平均原子浓度的两倍并且大于该第二接合介电层中的碳的平均原子浓度的两倍。
的第一元件可以定位在第二元件的表面的外侧上或者第二元件的内侧上。如本文所用，如果在第一元件的表面和第二元件的表面之间存在物理接触，则第一元件“直接”定位在第二元件上。如本文所用，如果在第一元件和第二元件之间存在由至少一种导电材料构成的导电路径，则第一元件“电连接到”第二元件。如本文所用，“原型”结构或“过程中”结构是指随后在其中至少一个部件的形状或组成中被修改的瞬态结构。
[0020]如本文所用，“层”是指包括具有厚度的区域的材料部分。层可在下层或上覆结构的整体上方延伸，或者可具有小于下层或上覆结构的范围的范围。另外，层可以是均匀或不均匀的连续结构的厚度小于连续结构的厚度的区域。例如，层可以定位在连续结构的顶部表面和底部表面之间或在连续结构的顶部表面和底部表面处的任何一对水平平面之间。层可水平地、垂直地和/或沿着锥形表面延伸。衬底可以是层，可以在其中包括一个或多个层，或者可以在其上、在其上方和/或在其下方具有一个或多个层。
[0021]如本文所用，如果第二表面在第一表面上面或下面并且如果存在包括第一表面和第二表面的竖直平面或基本上竖直的平面，则第一表面和第二表面彼此“竖直地重合”。基本上竖直的平面是沿偏离竖直方向小于5度的角度的方向直线延伸的平面。竖直平面或基本上竖直的平面沿竖直方向或基本上竖直的方向为直的，并且可包括或可不包括沿垂直于竖直方向或基本上竖直的方向的方向的曲率。
[0022]如本文所用，“存储器层级”或“存储器阵列层级”是指对应于包括存储器元件阵列的最顶部表面的第一水平平面(即，平行于衬底的顶表面的平面)与包括存储器元件阵列的最底部表面的第二水平平面之间的一般区的层级。如本文所用，“穿通堆叠”元件是指竖直地延伸穿过存储器层级的元件。
[0023]如本文所用，“半导体材料”是指具有在1.0
×
10
‑5S/m至1.0
×
105S/m的范围内的电导率的材料。如本文所用，“半导体材料”是指在其中不存在电掺杂剂的情况下具有在1.0
×
10
‑5S/m至1.0S/m的范围内的电导率的材料，并且能够在适当掺杂电掺杂剂时产生具有在1.0S/m至1.0
×
105S/m的范围内的电导率的掺杂材料。如本文所用，“电掺杂剂”是指将空穴添加到能带结构内的价带的p型掺杂剂，或者将电子添加到能带结构内的导带的n型掺杂剂。如本文所用，“导电材料”是指具有大于1.0
×
105S/m的电导率的材料。如本文所用，“绝缘体材料”或“介电材料”是指具有小于1.0
×
10
‑5S/m的电导率的材料。如本文所用，“重掺杂半导体材料”是指以足够高的原子浓度掺杂有电掺杂剂以在被形成为晶体材料时或在通过退火工艺来转换成晶体材料(例如，从初始非晶态开始)的情况下变成导电材料(即，具有大于1.0
×
105S/m的电导率)的半导体材料。“掺杂半导体材料”可为重掺杂半导体材料，或者可为包括呈提供在1.0
×
10
‑5S/m至1.0
×
105S/m的范围内的电导率的浓度的电掺杂剂(即，p型掺杂剂和/或n型掺杂剂)的半导体材料。“本征半导体材料”是指不掺杂有电掺杂物的半导体材料。因此，半导体材料可以是半导体的或导电的，并且可以是本征半导体材料或掺杂半导体材料。掺杂半导体材料可以是半导体的或导电的，这取决于在其中的电掺杂剂的原子浓度。如本文所用，“金属材料”是指其中包括至少一种金属元素的导电材料。所有电导率测量都在标准条件下进行。
[0024]一般来讲，半导体封装(或“封装”)是指可通过一组引脚或焊球附接到电路板的单元半导体器件。半导体封装件可包括一个或多个半导体芯片(或“芯片”)，该一个或多个半导体芯片例如通过倒装芯片接合或另一种芯片到芯片接合而贯穿接合。封装或芯片可包括
单个半导体管芯(或“管芯”)或多个半导体管芯。管芯是可独立地执行外部命令或报告状态的最小单元。通常，具有多个管芯的封装件或芯片能够同时执行与其中平面的总数一样多的外部命令。每个管芯包括一个或多个平面。可在同一管芯内的每个平面中执行相同本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种形成接合组件的方法，包括：提供第一半导体管芯，所述第一半导体管芯包括第一半导体器件、第一接合介电层和第一金属接合垫，所述第一金属接合垫包括第一金属，所述第一金属接合垫电连接到所述第一半导体器件的相应节点，并且嵌入在所述第一接合介电层中；将包括自组装材料的第一成核抑制层选择性地沉积在所述第一接合介电层的表面上，而不会将所述自组装材料沉积在所述第一金属接合垫的物理暴露表面上；将包括第二金属的第一金属衬垫选择性地沉积在所述第一金属接合垫的所述物理暴露表面上，而不会将所述第二金属沉积在所述第一成核抑制层上；提供第二半导体管芯，所述第二半导体管芯包括第二半导体器件、第二接合介电层和第二金属接合垫，所述第二金属接合垫电连接到所述第二半导体器件的相应节点，并且嵌入在所述第二接合介电层中；以及通过在所述第一金属接合垫和所述第二金属接合垫的每个配合对之间诱导金属到金属接合，将所述第二金属接合垫与所述第一金属接合垫接合。2.根据权利要求1所述的方法，还包括：将包括附加自组装材料的第二成核抑制层选择性地沉积在所述第二接合介电层的表面上，而不会将所述附加自组装材料沉积在所述第二金属接合垫的物理暴露表面上；以及将包括第三金属的第二金属衬垫选择性地沉积在所述第二金属接合垫的所述物理暴露表面上，而不会将所述第三金属沉积在所述第二成核抑制层上，其中所述第三金属不同于所述第一金属，并且与所述第二金属相同或不同。3.根据权利要求2所述的方法，其中：所述第一金属包括铜；并且所述第二金属包括贵金属。4.根据权利要求3所述的方法，其中通过在150摄氏度与300摄氏度之间的温度下执行退火工艺来诱导所述金属到金属接合。5.根据权利要求4所述的方法，其中在所述退火工艺期间，所述铜从所述相应的第一金属接合垫和第二金属接合垫扩散通过所述相应的第一金属衬垫和第二金属衬垫以在所述相应的第一金属接合垫和第二金属接合垫之间形成界面合金区。6.根据权利要求5所述的方法，其中：所述界面合金区包括位于底部富贵金属的富区与顶部富贵金属区之间的富铜中间区；所述富铜中间区的铜含量高于所述底部富贵金属的富区和所述顶部富贵金属区的铜含量；并且所述富铜中间区的贵金属含量低于所述底部富贵金属的富区和所述顶部富贵金属区的贵金属含量。7.根据权利要求5所述的方法，其中晶体晶粒的子集竖直延伸通过所述界面合金区到所述第一金属接合垫中的相应一者的近侧部分中并且到所述第二金属接合垫中的相应一者中。8.根据权利要求4所述的方法，还包括在所述退火工艺期间在所述第一接合介电层和所述第二接合介电层之间诱导介电到介电接合。9.根据权利要求1所述的方法，其中：
所述自组装材料包括选自十八烷基三氯硅烷、癸基三氯硅烷或辛基硅烷的材料；并且所述第一接合介电层和所述第二接合介电层包括氧化硅、氮化硅或碳氮化硅。10.根据权利要求1...

【专利技术属性】
技术研发人员：侯琳，P，
申请(专利权)人：桑迪士克科技有限责任公司，
类型：发明
国别省市：