半导体结构及其制备方法技术

本发明专利技术涉及一种半导体结构及其制备方法，半导体结构包括：第一导电类型的基底；第一导电类型的外延结构，位于第一导电类型的基底的上表面；第二导电类型的屏蔽结构，位于第一导电类型的外延结构相对的两侧；第二导电类型的阱区，位于第一导电类型的外延结构的上表面及第二导电类型的屏蔽结构的上表面；栅极，贯穿第二导电类型的阱区，并延伸至第一导电类型的外延结构内。本发明专利技术的半导体结构的栅极不易被击穿，耐压性得到提高，并且结构杂质分布均匀，可以避免离子注入对栅极造成离子损伤。可以避免离子注入对栅极造成离子损伤。可以避免离子注入对栅极造成离子损伤。

Semiconductor structure and its preparation method

【技术实现步骤摘要】
半导体结构及其制备方法


[0001]本申请涉及集成电路
，特别是涉及一种半导体结构及其制备方法。

技术介绍

[0002]随着半导体技术的发展，半导体器件在栅极底部容易存在电场集中现象，在器件处于阻断状态下时，栅极沟槽拐角的场强很高，导致沟槽容易被击穿，器件的耐压性被降低。
[0003]一般采用高能离子注入来防止击穿，保护半导体器件的栅极，但是因为高能离子会造成较大的晶格损伤，对器件的稳定性产生不利影响；同时，高能离子的注入会使器件底部杂质分布很难被控制，离子注入随着注入深度的增加，横向扩散严重，不容易获得理想的分布形貌。

技术实现思路

[0004]基于此，有必要针对栅极容易损伤且没有良好改善方法的问题提供一种半导体结构及其制备方法。
[0005]为了实现上述目的，一方面，本专利技术提供了一种半导体结构，包括：第一导电类型的基底；第一导电类型的外延结构，位于所述第一导电类型的基底的上表面；第二导电类型的屏蔽结构，位于所述第一导电类型的外延结构相对的两侧；第二导电类型的阱区，位于所述第一导电类型的外延结构的上表面及所述第二导电类型的屏蔽结构的上表面；栅极，贯穿所述第二导电类型的阱区，并延伸至所述第一导电类型的外延结构内。
[0006]本专利技术的半导体结构，可以通过控制第一导电类型的外延结构内的第一导电类型的杂质浓度，以帮助降低半导体结构的导通电阻；第二导电类型的屏蔽结构位于第一导电类型的外延结构相对的两侧，既可以对第一导电类型的外延结构进行保护，也可以对栅极进行保护；栅极贯穿第二导电类型的阱区，并延伸至第一导电类型的外延结构内，第二导电类型的屏蔽结构位于第一导电类型的外延结构相对的两侧，也可以对栅极进行保护；第二导电类型的阱区位于第一导电类型的外延结构的上表面及第二导电类型的屏蔽结构的上表面，第二导电类型的阱区可以精确控制掺杂浓度，并且杂质分布均匀，可以避免离子注入对栅极造成离子损伤。
[0007]在其中一个实施例中，所述第一导电类型的外延结构包括多层由下至上依次叠置的第一导电类型的外延层；所述第二导电类型的屏蔽结构包括多层由下至上依次叠置的第二导电类型的屏蔽层。
[0008]在其中一个实施例中，各层所述第二导电类型的屏蔽层的宽度由下至上依次递减。
[0009]在其中一个实施例中，所述第二导电类型的阱区采用一步外延工艺而形成。
[0010]在其中一个实施例中，所述栅极包括：栅极导电层，贯穿所述第二导电类型的阱区，并延伸至所述第一导电类型的外延结构内；栅氧化层，位于所述栅极导电层与所述第二导电类型的阱区之间及所述栅极导电层与所述第二导电类型的屏蔽结构之间。
[0011]在其中一个实施例中，所述栅极为V型槽栅极。
[0012]在其中一个实施例中，所述半导体结构还包括：源区，位于所述第二导电类型的阱区内，且位于所述栅极相对的两侧；第二导电类型的欧姆接触区，位于所述源区远离所述栅极的一侧；源极，位于所述第二导电类型的阱区上，并与所述源区相接触；漏极，位于所述第一导电类型的基底的下表面。
[0013]在其中一个实施例中，所述半导体结构还包括：第二导电类型的埋层，位于所述第一导电类型的基底内，与所述第一导电类型的基底的上表面具有间距。
[0014]本专利技术还提供了一种半导体结构的制备方法，包括如下步骤：提供第一导电类型的基底；于所述第一导电类型的基底的上表面形成第一导电类型的外延结构及第二导电类型的屏蔽结构，所述第二导电类型的屏蔽结构位于所述第一导电类型的外延结构相对的两侧；采用一步外延工艺于所述第一导电类型的外延结构的上表面及所述第二导电类型的屏蔽结构的上表面形成第二导电类型的阱区；形成栅极，所述栅极贯穿所述第二导电类型的阱区，并延伸至所述第一导电类型的外延结构内。
[0015]在其中一个实施例中，所述于所述第一导电类型的基底的上表面形成第一导电类型的外延结构及第二导电类型的屏蔽结构包括：于所述第一导电类型的基底的上表面形成第一导电类型的外延材料层；对当前步骤形成的第一导电类型的外延材料层的相对的两端区域进行第二导电类型离子注入，以得到第一导电类型的外延层及位于第一导电类型的外延层相对的两端的第二导电类型的屏蔽层；于上一步骤得到的第一导电类型的外延层和第二导电类型的屏蔽层的上表面形成又一第一导电类型的外延材料层，并于当前步骤形成的第一导电类型的外延材料层的相对的两端区域进行第二导电类型离子注入，以得到又一第一导电类型的外延层及位于当前步骤得到的第一导电类型的外延层相对的两端的又一第二导电类型的屏蔽层；重复上一步骤若干次，以得到所述第一导电类型的外延结构及所述第二导电类型的屏蔽结构；所述第一导电类型的外延结构包括多层依次叠置的第一导电类型的外延层，所述第二导电类型的屏蔽结构包括多层依次叠置的第二导电类型的屏蔽层。
[0016]在其中一个实施例中，各层所述第二导电类型的屏蔽层的宽度由下至上依次递减。
[0017]在其中一个实施例中，采用一步外延工艺于所述第一导电类型的外延结构的上表面及所述第二导电类型的屏蔽结构的上表面形成第二导电类型的阱区之后，形成栅极之
前，还包括：于所述第二导电类型的阱区内形成第一导电类型的注入区及第二导电类型的欧姆接触区，所述第二导电类型的欧姆接触区位于所述第一导电类型的注入区相对的两侧；形成所述栅极之后，保留的所述第一导电类型的注入区为源区，所述源区位于所述栅极相对的两侧。
[0018]在其中一个实施例中，所述形成栅极包括如下步骤：形成栅极沟槽，所述栅极沟槽贯穿所述第一导电类型的注入区及所述第二导电类型的阱区，并延伸至所述第一导电类型的外延结构内；所述栅极沟槽的宽度小于所述第一导电类型的注入区的宽度；于所述栅极沟槽的侧壁及底部形成栅氧化层；于所述栅氧化层的表面形成栅极导电层，所述栅极导电层填满所述栅极沟槽。
[0019]在其中一个实施例中，形成所述栅极之后，还包括如下步骤：于所述第二导电类型的阱区上形成源极，所述源极与所述源区相接触；于所述第一导电类型的基底的下表面形成漏极。
[0020]在其中一个实施例中，于所述第一导电类型的基底的上表面形成第一导电类型的外延结构及第二导电类型的屏蔽结构之前，还包括如下步骤：于所述第一导电类型的基底内形成第二导电类型的埋层，所述第二导电类型的埋层与所述第一导电类型的基底的上表面具有间距。
[0021]本专利技术的半导体结构的制备方法，于第一导电类型的基底的上表面形成第一导电类型的外延结构及第二导电类型的屏蔽结构，第一导电类型的外延结构内的第一导电类型的杂质浓度可以被准确控制，以帮助降低半导体结构的导通电阻；第二导电类型的屏蔽结构位于第一导电类型的外延结构相对的两侧，可以对第一导电类型的外延结构进行保护；栅极贯穿第一导电类型的注入区及第二导电类型的阱区，并延伸至第一导电类型的外延结构内，第二导电类型的屏蔽结构位于第一导电类型的外延结构相对的两侧，也可以对栅极进行保护；于第一导电类型的外延结构的上表面及第二导电类型的屏蔽结构的上表面形成第二导电类型的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：第一导电类型的基底；第一导电类型的外延结构，位于所述第一导电类型的基底的上表面；第二导电类型的屏蔽结构，位于所述第一导电类型的外延结构相对的两侧；第二导电类型的阱区，位于所述第一导电类型的外延结构的上表面及所述第二导电类型的屏蔽结构的上表面；栅极，贯穿所述第二导电类型的阱区，并延伸至所述第一导电类型的外延结构内。2.根据权利要求1所述的半导体结构，其特征在于，所述第一导电类型的外延结构包括多层由下至上依次叠置的第一导电类型的外延层；所述第二导电类型的屏蔽结构包括多层由下至上依次叠置的第二导电类型的屏蔽层。3.根据权利要求2所述的半导体结构，其特征在于，各层所述第二导电类型的屏蔽层的宽度由下至上依次递减。4.根据权利要求1所述的半导体结构，其特征在于，所述第二导电类型的阱区采用一步外延工艺而形成。5.根据权利要求1所述的半导体结构，其特征在于，所述栅极包括：栅极导电层，贯穿所述第二导电类型的阱区，并延伸至所述第一导电类型的外延结构内；栅氧化层，位于所述栅极导电层与所述第二导电类型的阱区之间及所述栅极导电层与所述第二导电类型的屏蔽结构之间。6.根据权利要求5所述的半导体结构，其特征在于，所述栅极为V型槽栅极。7.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：源区，位于所述第二导电类型的阱区内，且位于所述栅极相对的两侧；第二导电类型的欧姆接触区，位于所述源区远离所述栅极的一侧；源极，位于所述第二导电类型的阱区上，并与所述源区相接触；漏极，位于所述第一导电类型的基底的下表面。8.根据权利要求1至7中任一项所述的半导体结构，其特征在于，所述半导体结构还包括：第二导电类型的埋层，位于所述第一导电类型的基底内，与所述第一导电类型的基底的上表面具有间距。9.一种半导体结构的制备方法，其特征在于，包括如下步骤：提供第一导电类型的基底；于所述第一导电类型的基底的上表面形成第一导电类型的外延结构及第二导电类型的屏蔽结构，所述第二导电类型的屏蔽结构位于所述第一导电类型的外延结构相对的两侧；采用一步外延工艺于所述第一导电类型的外延结构的上表面及所述第二导电类型的屏蔽结构的上表面形成第二导电类型的阱区；形成栅极，所述栅极贯穿所述第二导电类型的阱区，并延伸至所述第一导电类型的外延结构内。10.根据权利要求9所述的半导体结构的制备方法，其特征在于，所述于所述第一导电类型的基底的上表面形成第一导电类型的外延结构及第二导电类型的屏蔽结构包括：
于所述第一导电类型的...

【专利技术属性】
技术研发人员：王云飞，徐承福，罗顶，韩玉亮，
申请(专利权)人：绍兴中芯集成电路制造股份有限公司，
类型：发明
国别省市：