一种集成JBS的沟槽型SiC晶体管的制造方法技术

本发明专利技术提供了一种集成JBS的沟槽型SiC晶体管的制造方法，包括在碳化硅衬底上形成漂移层，在漂移层上形成阻挡层，对阻挡层蚀刻、离子注入，以形成掩蔽层；在漂移层上重新形成阻挡层，并对阻挡层和漂移层蚀刻形成栅极区；氧化栅极区、蚀刻，形成栅极绝缘层；在栅极绝缘层上淀积栅极；重新形成阻挡层，并对阻挡层蚀刻、淀积肖特基金属层；在肖特基金属层上淀积与源区同浓度SiC材料；重新形成阻挡层，并对阻挡层蚀刻形成源区离子注入去，注入形成源区；在源区上形成源极金属层；重新形成阻挡层，并对阻挡层蚀刻、淀积形成栅极金属层，除去阻挡层；在碳化硅衬底上淀积形成漏极金属层，在不损耗耐压特性的基础上降低了体二极管导通损耗。特性的基础上降低了体二极管导通损耗。特性的基础上降低了体二极管导通损耗。

A manufacturing method of grooved SiC transistor with integrated JBS

【技术实现步骤摘要】
一种集成JBS的沟槽型SiC晶体管的制造方法


[0001]本专利技术涉及一种集成JBS的沟槽型SiC晶体管的制造方法。

技术介绍

[0002]SiC器件的碳化硅(SiC)材料因其优越的物理特性，广泛受到人们的关注和研究。其高温大功率电子器件具备输入阻抗高、开关速度快、工作频率高、耐高温高压等优点，在开关稳压电源、高频加热、汽车电子以及功率放大器等方面取得了广泛应用。
[0003]然而由于SiC临界击穿场强特别高而栅氧质量较差，在槽栅型SiC MOSFET中，栅氧很容易被击穿，尤其是在槽角处，电场集中，电场强度极大，故需要解决槽角处的电场强度过大问题。同时由于器件在实际应用中经常有时间出现体二极管续流的情况，而传统的器件体二极管由于SiC材料特性，开启电压太高，造成了较大的损耗。

技术实现思路

[0004]本专利技术要解决的技术问题，在于提供一种集成JBS的沟槽型SiC晶体管的制造方法，采用了JBS结构，既有金半接触的低开启电压又有PN结的高耐压特性，在不损耗耐压特性的基础上降低了体二极管导通损耗。
[0005]本专利技术是这样实现的：一种集成JBS的沟槽型SiC晶体管的制造方法，包括：如下步骤：步骤1：在碳化硅衬底上形成漂移层，之后在漂移层上形成阻挡层，并对阻挡层蚀刻形成掩蔽层通孔，通过通孔对漂移层进行离子注入，以形成掩蔽层；步骤2：在漂移层上重新形成阻挡层，并对阻挡层和漂移层蚀刻形成栅极区；步骤3：氧化栅极区，并进行蚀刻，形成栅极绝缘层；步骤4：在栅极绝缘层上淀积栅极；步骤5：重新形成阻挡层，并对阻挡层蚀刻形成肖特基金属区淀积窗口；步骤6：淀积肖特基金属层；步骤7：在肖特基金属层上淀积与源区同浓度SiC材料；步骤8：重新形成阻挡层，并对阻挡层蚀刻形成源区离子注入去，注入形成源区；步骤9：在源区上淀积源区金属，形成源极金属层；步骤10：重新形成阻挡层，并对阻挡层蚀刻栅极金属淀积区，淀积形成栅极金属层，除去阻挡层；步骤11：在碳化硅衬底上淀积形成漏极金属层。
[0006]进一步地，所述掩蔽层为P+型，所述掩蔽层的截面为L型。
[0007]本专利技术的优点在于：一、该沟槽型SiC MOSFET器件在栅极下方槽角处有掩蔽层，该掩蔽层在栅氧槽角，即栅氧电场强度最高处，该掩蔽层可以有效降低槽角处电场强度，提高栅氧可靠性；二、在掩蔽层上方，构建了金属半导体基础，构建肖特基结，可以在MOS二极管导通
期间降低导通压降，降低体二极管功耗；三、同时该器件基本寄生的pn结二极管也参与导电，并能维持反向耐压；四、该肖特基结与原本器件结构里存在的pn结一起构成JBS二极管，该二极管的形成消除了双极退化效应。
附图说明
[0008]下面参照附图结合实施例对本专利技术作进一步的说明。
[0009]图1是本专利技术一种集成JBS的沟槽型SiC晶体管的制造方法流程图一。
[0010]图2是本专利技术一种集成JBS的沟槽型SiC晶体管的制造方法流程图二。
[0011]图3是本专利技术一种集成JBS的沟槽型SiC晶体管的制造方法流程图三。
[0012]图4是本专利技术一种集成JBS的沟槽型SiC晶体管的制造方法流程图四。
[0013]图5是本专利技术一种集成JBS的沟槽型SiC晶体管的制造方法流程图五。
[0014]图6是本专利技术一种集成JBS的沟槽型SiC晶体管的制造方法流程图六。
[0015]图7是本专利技术一种集成JBS的沟槽型SiC晶体管的制造方法流程图七。
[0016]图8是本专利技术一种集成JBS的沟槽型SiC晶体管的制造方法流程图八。
[0017]图9是本专利技术一种集成JBS的沟槽型SiC晶体管的制造方法流程图九。
[0018]图10是本专利技术一种集成JBS的沟槽型SiC晶体管的制造方法流程图十。
[0019]图11是本专利技术一种集成JBS的沟槽型SiC晶体管的结构示意图。
具体实施方式
[0020]如图1至10所示，本专利技术一种集成JBS的沟槽型SiC晶体管的制造方法，包括：如下步骤：步骤1：在碳化硅衬底1上形成漂移层2，之后在漂移层2上形成阻挡层24，并对阻挡层24蚀刻形成掩蔽层通孔，通过通孔对漂移层进行离子注入，以形成掩蔽层21；步骤2：在漂移层2上重新形成阻挡层24，并对阻挡层24和漂移层2蚀刻形成栅极区25；步骤3：氧化栅极区25，并进行蚀刻，形成栅极绝缘层23；步骤4：在栅极绝缘层23上淀积栅极3；步骤5：重新形成阻挡层24，并对阻挡层24蚀刻形成肖特基金属区淀积窗口；步骤6：淀积肖特基金属层22；步骤7：在肖特基金属层22上淀积与源区同浓度SiC材料；步骤8：重新形成阻挡层24，并对阻挡层蚀刻形成源区离子注入去，注入形成源区4；步骤9：在源区4上淀积源区金属，形成源极金属层5；步骤10：重新形成阻挡层24，并对阻挡层蚀刻栅极金属淀积区，淀积形成栅极金属层6，除去阻挡层；步骤11：在碳化硅衬底1上淀积形成漏极金属层7。
[0021]所述掩蔽层21为P+型，所述掩蔽层21的截面为L型。
[0022]如图11所示，上述制造方法得到的晶体管，包括：
一碳化硅衬底1，一漂移层2，所述漂移层2设于所述碳化硅衬底1的上端面；所述漂移层2上设有掩蔽层21以及肖特基金属层22以及栅极绝缘层23；所述掩蔽层21顶部连接至所述肖特基金属层22底部，所述掩蔽层21连接至所述栅极绝缘层23，所述掩蔽层21为P+型，所述掩蔽层21的截面为L型肖特基金属层22的顶面与漂移层3的顶面相平；一栅极3，所述栅极3设于所述栅极绝缘层23内；一源区4，所述源区4底部分别连接所述漂移层2以及肖特基金属层22，所述源区4侧面连接所述栅极绝缘层23；一源极金属层5，所述源极金属层5连接至所述源区4；一栅极金属层6，所述栅极金属层6连接至所述栅极3；以及，一漏极金属层7，所述漏极金属层7连接至所述碳化硅衬底1下端面。
[0023]在栅极绝缘层23（一般为氧化层，SiO2）的两侧槽角处包围P+的掩蔽层21，该掩蔽层21降低了栅介质槽角处的电场强度，提高了栅极绝缘层23的可靠性。
[0024]在掩蔽层21上方做了一层肖特基金属层22，该肖特金金属22下方与掩蔽层21接触，上方与源区4接触，与掩蔽层21构成了金半接触，构成了肖特基二极管（即SBD）。
[0025]在源区4和漂移层2之间构成了pn结二极管，其和SBD一起构成了寄生JBS。
[0026]掩蔽层21包围了栅极绝缘层23的槽角，有效降低了栅氧的电场强度，提高了栅氧可靠性。在源区4和掩蔽层21之间淀积了肖特基金属层22，该肖特基金属层22与源区4形成欧姆接触，与掩蔽层21形成金半接触，构成低开启电压的肖特基二极管，在晶体管未导通之前可以通过JBS导电，降低体二极管导通损耗。同时pn结的反向耐压特性没有损耗，仍然能实现高耐压特性。
[0027]虽然以上描述了本专利技术的具体实施方式，但是熟悉本
的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本专利技术的范本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成JBS的沟槽型SiC晶体管的制造方法，其特征在于，包括：如下步骤：步骤1：在碳化硅衬底上形成漂移层，之后在漂移层上形成阻挡层，并对阻挡层蚀刻形成掩蔽层通孔，通过通孔对漂移层进行离子注入，以形成掩蔽层；步骤2：在漂移层上重新形成阻挡层，并对阻挡层和漂移层蚀刻形成栅极区；步骤3：氧化栅极区，并进行蚀刻，形成栅极绝缘层；步骤4：在栅极绝缘层上淀积栅极；步骤5：重新形成阻挡层，并对阻挡层蚀刻形成肖特基金属区淀积窗口；步骤6：淀积肖特基金...

【专利技术属性】
技术研发人员：张瑜洁，何佳，李佳帅，张长沙，
申请(专利权)人：泰科天润半导体科技北京有限公司，
类型：发明
国别省市：