【技术实现步骤摘要】
半导体结构及其制造方法
[0001]本专利技术涉及一种半导体结构及其制造方法，特别涉及一种包括堆叠式电容(stacked capacitor)的半导体结构及其制造方法。
技术介绍
[0002]动态随机存取存储器(dynamic random access memory,DRAM)属于一种挥发性存储器，包含由多个存储单元(memory cell)构成的阵列区(array area)以及由控制电路构成的周边区(peripheral area)。各个存储单元是由一个晶体管(transistor)以及与所述晶体管电连接的一个电容(capacitor)构成，由所述晶体管控制所述电容中的电荷的存储或释放，来达到存储资料的目的。控制电路通过横跨阵列区并且与各个存储单元电连接的字线(word line,WL)与位线(bit line,BL)，可定址至各个存储单元来控制各个存储单元的资料的存取。
[0003]为了缩小存储单元的尺寸而制作出具备更高集密度的芯片，存储单元的结构已朝向三维(three
‑
dimensional)发展，例如采用埋入式字线连接(buried wordline)以及堆叠式电容(stacked capacitor)。堆叠式电容垂直设置在衬底上方，藉此可节省电容所占据的衬底面积，还可方便地通过增加电容的电极板的高度来获得更大的电容量。随着存储单元密度增加，堆叠式电容的排列也越来越紧密，提高了制造的困难度，也影响到电容的可靠度品质。
技术实现思路
[0004]本专利技术目的之一...
【技术保护点】
【技术特征摘要】
1.一种半导体结构，其特征在于，包括：一衬底；一第一底电极和一第二底电极设置在所述衬底上，其中所述第一底电极包括一第一侧壁和一第二侧壁，所述第二底电极包括一第三侧壁和一第四侧壁，所述第二侧壁面向所述第三侧壁，所述第一侧壁的上部包括一斜坡轮廓；一上部支撑层，位于所述第一底电极和所述第二底电极之间并且接触所述第二侧壁和所述第三侧壁，其中所述上部支撑层包括一上表面和一下表面，所述斜坡轮廓的一下端不低于所述上部支撑层的所述下表面；一空腔，位于所述衬底和所述上部支撑层之间；一电容介质层，位于所述第一底电极和所述第二底电极上；以及一导电材料，位于所述电容介质层上并填满空腔。2.如权利要求1所述的半导体结构，其特征在于，所述斜坡轮廓的所述下端介于所述上部支撑层的所述上表面和所述下表面之间。3.如权利要求1所述的半导体结构，其特征在于，所述斜坡轮廓的所述下端高于所述上部支撑层的所述上表面。4.如权利要求1所述的半导体结构，其特征在于，所述第二侧壁和所述第三侧壁的上部分别包括一笔直轮廓，垂直于所述上部支撑层的所述上表面。5.如权利要求1所述的半导体结构，其特征在于，还包括：一第三底电极设置在所述衬底上，包括一第五侧壁面向所述第一底电极的所述第一侧壁，其中第五侧壁面和所述第一侧壁之间不包括所述上部支撑层，所述第五侧壁的上部包括另一斜坡轮廓，所述另一斜坡轮廓的下端与所述斜坡轮廓的下端齐平。6.如权利要求5所述的半导体结构，其特征在于，所述另一斜坡轮廓的上端与所述斜坡轮廓的上端不齐平。7.如权利要求1所述的半导体结构，其特征在于，还包括：一第四底电极设置在所述衬底上，包括一第六侧壁面向所述第二底电极的所述第四侧壁，其中所述上部支撑层还位于所述第二底电极和所述第四底电极之间并且接触所述第四侧壁和所述第六侧壁，所述第六侧壁的上部包括另一笔直轮廓，垂直于所述上部支撑层的所述上表面。8.如权利要求1所述的半导体结构，其特征在于，所述第一底电极和所述第二底电极包括圆柱状结构。9.如权利要求1所述的半导体结构，其特征在于，所述第一底电极和所述第二底电极包括中空圆柱状结构。10.如权利要求1所述的半导体结构，其特征...
【专利技术属性】
技术研发人员：童宇诚，张钦福，
申请(专利权)人：福建省晋华集成电路有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。