条件放电且差分输入输出的CMOS电平转换触发器制造技术

本发明专利技术属于ＣＭＯＳ电平转换触发器领域，其特征在于，含有：该触发器含有充放电电路，条件开关，保持电路，时钟窗口电路，差分输入的充电以及时钟脉冲的形成电路，其中两个对称条件开关控制两条对称的交叉充放电支路，同时两个对称的保持电路保持相应状态下的内部节点的状态，时钟窗口电路则允许电路仅在时钟上升沿的一瞬间触发器打开，而在时钟信号稳定为高的情况下触发器关闭，避免时钟电平为稳定电平期间输入信号变化而发生的错误翻转，同时由于采用了条件开关，消除了内部冗余翻转，因此降低了功耗且能实现低电平向高电平的转换。

【技术实现步骤摘要】

【技术保护点】
条件放电且差分输入输出的ＣＭＯＳ电平转换触发器，其特征在于，该触发器含有充放电电路，条件开关，保持电路，时钟窗口电路，差分输入的充电以及时钟脉冲的形成电路，其中：充放电电路，由两条放电支路连接而成，其中，一条由ＰＭＯＳ管ｐ３和ＮＭＯ Ｓ管ｎ３串接而成，另一条由ＰＭＯＳ管ｐ４和ＮＭＯＳ管ｎ４串接而成，所述ｐ３管和ｐ４管的源极相连接高摆幅的电源电压ＶＤＤＨ；条件开关，共两个，其中：第一条件开关，由ＮＭＯＳ管ｎ６和ＮＭＯＳ管ｎ５组成，ｎ６管和ｎ５管的两个源极分 别接输入数字信号Ｄ和地信号０，两个栅极信号分别接该触发器的状态信号ＨＱＮ和ＨＱ输出端，该信号ＨＱＮ是信号ＨＱ的反相信号，信号ＨＱＮ连至ｐ３管的栅极进行充电控制，而两个漏极相连后接ｎ３关的栅极，实行放电控制，第二条件开关，由ＮＭＯＳ管 ｎ８和ＮＭＯＳ管ｎ７组成，ｎ８管和ｎ７管的两个源极分别接输入数字信号ＤＮ和地信号０，ＤＮ为信号Ｄ的反相信号，两个栅极信号分别接该触发器的状态信号ＨＱ和ＨＱＮ输出端，该信号ＨＱＮ是信号ＨＱ的反相信号，信号ＨＱ连至ｐ４管的栅极进行充电控制，而两个漏极相连后接ｎ４关的栅极，实行放电控制；保持电路，共两个，其中：第一保持电路，由反相器ｉｎｖ１和ＰＭＯＳ管ｐ５组成，该反相器ｉｎｖ１的输出端与ｐ５的栅极相连，反相器ｉｎｖ１的输入端与ｐ３的漏极相连，形成放电电路的输出端ＸＬ ，该ｐ５管的源极接电源电压ＶＤＤＨ，该ｐ５管的漏极接ＸＬ，第二保持电路，由反相器ｉｎｖ２和ＰＭＯＳ管ｐ６组成，该反相器ｉｎｖ２的输出端与ｐ６的栅极相连，反相器ｉｎｖ２的输入端与ｐ４的漏极相连，形成放电电路的输出端ＸＲ，该ｐ６管的源极 接电源电压ＶＤＤＨ，该ｐ６管的漏极接ＸＲＬ，时钟窗口电路，由ＮＭＯＳ管ｎ２和ＮＭＯＳ管ｎ１串联而成，该ｎ２管的漏极同时与放电支路ｎ３和ｎ４管的源极相连，ｎ２管的栅极接时钟信号ｃｌｋ，ｎ１管的栅极接时钟信号的反相信号ｃｌｋＮ，而ｎ１管 的源极接地，该窗口电路只在时钟上升沿的一瞬间开通，防止了时钟为高电平期间由于数据信号Ｄ变化导致的错误翻转；差分输入输出电路，含有：由ＰＭＯＳ管ｐ１和ＮＭＯＳ管ｎ１１串联而成的差分电路，该ｐ１管的栅极接所述放电电路的输出端ＸＬ ，而ｎ１１管的栅极接信号ＤＮ，ＤＮ为Ｄ信号的反相信号，ｐ１管的漏极和ｎ１１的漏极连接形成该触发器的输出端ＨＱ，由ＰＭＯＳ管ｐ２...

【技术特征摘要】

【专利技术属性】
技术研发人员：林赛华，杨华中，乔飞，汪蕙，
申请(专利权)人：清华大学，
类型：发明
国别省市：11[中国|北京]